在微波應用的初期,二次世界大戰(zhàn)期間,阻抗的選擇完全依賴于使用的需要,沒有一個標準值。隨著技術的進步,需要給出阻抗標準,以便在經(jīng)濟性和方便性上取得平衡。
2022-04-01 14:43:37
5570 相信大家在接觸高速PCB設計的時候都會了解到阻抗的一個概念,那么我們在高速PCB設計是為什么需要控阻抗呢,哪些信號需要控阻抗以及不控阻抗對我們的電路有什么影響呢?
2022-10-18 09:09:22
5090 50歐姆對射頻人來說,是一個最最最常見的阻抗。司空見慣,以至于見怪不怪。為什么是50 歐姆?30歐姆行不行?100歐姆呢?誰定了這個標準?
2023-01-04 00:44:53
2059 
盡可能地減少信號反射和損失,同時也可以提高PCB傳輸線的噪聲容限和干擾抑制能力。另外,50Ω阻抗也是一種較為常見的標準化阻抗值,易于采購和成本控制?! 】偟亩?,選擇50Ω阻抗主要是為了確保高速信號在
2023-04-14 16:41:14
,不久以后,在象Hewlett-Packard這樣在業(yè)界占統(tǒng)治地位的公司的影響下,歐洲人也被迫改變了,所以50歐姆最終成為業(yè)界的一個標準沿襲下來,也就變成約定俗成了,而和各種線纜連接的PCB,為了阻抗的匹配,最終也是按照50歐姆阻抗標準來要求了。
2019-06-04 07:51:57
在PCB設計中,阻抗通常是指傳輸線的特性阻抗,這是電磁波在導線中傳輸時的特性阻抗,與導線的幾何形狀、介質材料和導線周圍環(huán)境等因素有關。對于一般的高速數(shù)字信號傳輸和RF電路,50Ω是一個常用的阻抗值
2023-04-11 10:32:34
PCB布線時,阻抗50歐姆,是自己設計好,還是直接給PCB廠做?
2021-05-27 16:17:07
PCB設計中為什么特性阻抗線只有50歐姆和100歐姆兩個值?并且那些走線需要特性阻抗控制?特性阻抗線有那些特殊要求
2011-11-28 23:06:00
阻抗匹配。串行電阻的阻值為20~75Ω,阻值大小與信號頻率成正比,與PCB走線寬度和長度成反比。在嵌入式系統(tǒng)中,一般頻率大于20M的信號,PCB走線長度大于5cm時都要加串行匹配電阻,例如系統(tǒng)中的時鐘信號
2019-02-14 14:50:45
PCB設計中需要3D功能的原因是什么?3D設計好處有哪些?
2021-04-23 06:02:07
~10mil),這樣板廠加工起來是非常方便的,對其加工使用的設備要求也不是很高。從PCB設計方面考慮,50歐姆也是綜合考慮之后選擇。從PCB走線的性能來說,一般阻抗低比較好,對一個給定線寬的傳輸線,和平面距離越
2019-12-10 11:34:27
塊PCB上,但一般都分成射頻電路區(qū)和數(shù)字電路區(qū),分別布局布線。之間用接地過孔帶和屏蔽盒屏蔽?! £P于輸入、輸出端接的方式與規(guī)則 問:現(xiàn)代高速PCB設計中,為了保證信號的完整性,常常需要對器件的輸入或
2012-07-21 14:42:35
本帖最后由 kinsingm 于 2013-9-1 09:49 編輯
PCB設計的一般原則
2013-09-01 09:46:24
PCB設計的一般原則是什么?
2021-04-26 06:36:11
時,需要把信號線阻抗控制為40Ω;當芯片內部按50Ω阻抗匹配時,那么在PCB設計中考慮阻抗時,既可以按照40Ω也可以按照50Ω控制?! 〈蠖鄶?shù)情況下,按照50Ω控制。 板內的信號阻抗控制時,以控制阻抗
2023-04-12 15:12:13
當今的告訴PCB設計對布局的要求越來越嚴格,布局基本上決定了布線的大致走向和結構、電源和地平面的分割,以及對噪聲和EMI的控制情況,因而PCB設計的性能好壞在很大程度上取決于布局是否合理。 往往
2019-09-12 14:47:17
一般AD芯片數(shù)字口的輸出阻抗是多少,比如高電平輸出下輸出阻抗值和低電平輸出下的輸出阻抗值,是集中在20幾歐姆么。芯片手冊上也沒有提供相關的信息。
2023-12-19 07:10:38
AD14軟件在哪里設計50歐姆阻抗布線?
2021-05-28 09:37:52
線圈的阻抗轉換到源短均為50 X 4= 200歐姆,兩個轉化后的組織經(jīng)過并聯(lián)后即為100歐姆啊? 麻煩幫我撥正一下思路.
2018-11-01 09:23:55
我之前設計過X86架構的板子,上面涉及RGB信號的阻抗都是在chipset端按照37.5歐姆,經(jīng)過75Ω的對地電阻之后走線按照50Ω。但是對于ARM系統(tǒng),設計參考書上沒有提到這點,是不是都按照50
2014-11-23 17:24:33
cadence pcb設計各層阻抗都是怎么定的呢?為什么每層顯示的阻抗都不一樣?
2016-01-25 22:55:40
歐姆作為同軸電纜最優(yōu)值。這證明了在50歐姆附近,L是最小的。最后,從電氣性能的角度看,50歐姆的優(yōu)勢也是綜合考慮之后的折中。單純從PCB走線的性能來說,阻抗低比較好,對一個給定線寬的傳輸線,和平面距離
2019-08-07 09:59:20
證明了在50歐姆附近,L是最小的。最后,從電氣性能的角度看,50歐姆的優(yōu)勢也是綜合考慮之后的折中。單純從PCB走線的性能來說,阻抗低比較好,對一個給定線寬的傳輸線,和平面距離越近,相應的EMI會減小,串擾
2019-05-30 08:13:09
OPA847求解:為什么運放輸出端一般會串一個50歐姆電阻,然后又會接一個50歐姆的負載到下一級了?
如上圖可不可以直接去掉R3,然后用R7進行阻抗匹配?另外R3的作用是什么?
2024-08-21 06:04:05
` 本帖最后由 一線碼農 于 2012-3-1 10:48 編輯
Q:為什么大多數(shù)工程師喜歡用50歐姆作為PCB的傳輸線阻抗(有時候這個值甚至就是PCB板的缺省值) ,為什么不是60或者是70
2012-03-01 10:48:38
(stripline/double stripline),與參考層(電源層或地層)的距離,走線寬度,PCB材質等均會影響走線的特性阻抗值。也就是說要在布線后才能確定阻抗值。一般仿真軟件會因線路模型或所
2012-03-03 12:41:55
Hi,大神們,阻抗匹配到50歐姆,是R+jX中的R還是X,還是兩個都是的?
2016-11-02 17:24:25
對于晶體管放大電路,比如常用的共射放大電路,一般基極會有兩個分壓電阻,用來控制給基極一個合適的電平,保證晶體管的基極能導通,這兩個分壓電阻的阻值一般選用的都是K歐姆級別的阻值,原因是什么? 理論依據(jù)是?謝謝!
2020-06-08 17:23:20
模數(shù)混合電路電源和接地PCB設計的一般原則如下:● PCB 分區(qū)為獨立的模擬電路和數(shù)字電路部分,采用適當?shù)脑骷季??!?跨分區(qū)放置的ADC或者DAC?!?不要對“地平面”進行分割, 在PCB的模擬
2021-12-31 06:41:37
的標準,以此來降低高速PCB設計的難度,其中關于阻抗的問題,人們規(guī)定單端線統(tǒng)一控制成50歐姆(當然也有75歐姆等其他的情況),差分線控制成100歐姆。接下來就來討論幾種情況下的阻抗計算公式。
2019-05-30 06:59:24
之后的阻抗會明確要求按照85歐姆來控制,USB阻抗會要求控制90歐姆等。除了這一部分有明確的阻抗要求外,其他沒明確要求的高速信號你們會控多少歐姆阻抗呢?就好像為什么PCB的單端走線要控制50歐姆一樣,差
2024-05-13 17:12:19
電阻的選定一般是要符合阻抗匹配的。電阻的主要作用是阻抗匹配,所以要清楚輸出級的輸出阻抗、輸入級的輸入阻抗,然后用一個電阻或電阻網(wǎng)絡去匹配。當然,現(xiàn)在的集成電路阻抗匹配范圍很寬,很容易匹配。在高頻
2019-07-18 21:05:08
設計電路時一般選多少0歐姆電容才合適?
2021-10-11 09:33:22
),除了提高強度外,更主要的原因是,外徑越大,內徑也越大(最優(yōu)的徑比d2/d1),導體的RF損耗當然就越小。為什么50歐姆成為了射頻傳輸線的阻抗標準?鳥牌電子公司提供了一個最為流傳的故事版本,來自于
2016-10-31 16:24:02
阻抗與PCB導線所在的板層、PCB所用的材質(介電常數(shù))、走線寬度、導線與平面的距離等因素有關,與走線長度無關。特征阻抗可以使用軟件計算。高速PCB布線中,一般把數(shù)字信號的走線阻抗設計為50歐姆,這是
2014-12-01 10:38:55
阻抗公差一般為多少?
2019-09-24 02:00:03
打算做一個SIM900A的模塊玩玩,原子的我買了,東西做的很不錯,就體積感覺有點大,我要做個小的。PCB天線的地方布線需要50歐姆阻抗匹配,怎樣能確保做到50歐姆啊,和PCB生產廠家的工藝有很大
2019-03-31 23:59:22
為什么很多PCB傳輸線的阻抗都是50歐姆?最近搞電路分析,在很多地方看到PCB上的傳輸線特性阻抗都舉例為50歐姆,并且也在很多地方發(fā)現(xiàn)該特性阻抗為50歐姆,想問個為什么?為什么不是其他的阻值,30歐姆,100歐姆等等。
2018-11-27 09:33:58
什么樣的信號線需要50歐姆阻抗,90歐姆阻抗,100歐姆阻抗,什么信號是單端的??什么樣的信號是共面的???什么信號需要包地處理的???
2019-03-19 00:32:53
本帖最后由 一只耳朵怪 于 2018-6-6 15:54 編輯
Hi,在參考設計中都只提到不平衡端的阻抗按照50歐姆做PCB微帶線,但是平衡端的阻抗設計沒有提到,查看
2018-06-06 13:10:24
的變化,減少一半的傳輸線厚度將減少傳輸線串擾。第三,越小的距離產生越小的阻抗,這個有利于減少容性負載的影響。所有的三個因素鼓勵設計者去設計傳輸線更加靠近參考平面。阻止傳輸線厚度降為0的主要原因是大部分的芯片不可能很好的驅動小于50 Ohm的傳輸線,除了Rambus 27Ω,舊的國家BTL聯(lián)盟17Ω。
2019-05-31 07:44:03
在高速pcb設計中,經(jīng)常聽到要求阻抗匹配。而設計中導致阻抗不匹配的原因有哪些呢?一般又對應著怎么的解決方案?歡迎大家來討論
2014-10-24 13:50:36
挑戰(zhàn)。
在高速PCB設計中,阻抗匹配顯得尤為重要,為減少在高速信號傳輸過程中的反射現(xiàn)象,必須在信號源、接收端以及傳輸線上保持阻抗的匹配。
一般而言,單端信號線的阻抗取決于它的線寬以及與參考平面之間
2023-05-26 11:30:36
PCB設計基礎教程
此教程包括:
高速PCB設計指南之一 高速PCB設計指南之二 PCB Layout指南(上) PCB Layout指南(下) PCB設計的一般原則 PCB設計基礎知識 PCB設計
2010-03-15 14:22:26
0 阻抗控制最終需要通過PCB設計實現(xiàn),對PCB板工藝也提出更高要求,經(jīng)過與PCB廠的溝通,并結合EDA軟件的使用,我對這個問題有了一些粗淺的認識,愿和大家分享。
2011-05-06 11:28:46
4711 
要使電子電路獲得最佳性能,元器件的布局及導線的布設是很重要的。為了設計質量好、成本低的PCB,應遵循以下一般性原則。
2012-06-05 14:07:10
1461 射頻行業(yè)里,經(jīng)常會聽到一些說法,這根電纜的特性阻抗是50歐姆,這條微帶線的特性阻抗是50歐姆等等。此時很多初學者或者行業(yè)外的人就范嘀咕了:
2018-05-05 09:43:00
18750 
PCB設計實現(xiàn),對PCB板工藝也提出更高要求,經(jīng)過與PCB廠的溝通,并結合EDA軟件的使用,按照信號完整性要求去控制走線的阻抗。
2018-10-14 09:28:00
1929 大家都知道阻抗要連續(xù)。但是,正如羅永浩所說“人生總有幾次踩到大便的時候”,PCB設計也總有阻抗不能連續(xù)的時候。
2018-10-22 11:26:43
9365 做pcb設計過程中,在走線之前,一般我們會對自己要進行設計的項目進行疊層,根據(jù)厚度、基材、層數(shù)等信息進行計算阻抗,計算完后一般可得到如下內容。
2019-03-16 09:04:03
9434 
PCB跡線的阻抗將由其感應和電容性電感、電阻和電導系數(shù)確定。影響PCB走線的阻抗的因素主要有: 銅線的寬度、銅線的厚度、介質的介電常數(shù)、介質的厚度、焊盤的厚度、地線的路徑、走線周邊的走線等。PCB阻抗的范圍是 25 至120 歐姆。
2019-08-08 15:23:43
5235 
首先,要考慮PCB尺寸大小。PCB尺寸過大時,印制線條長,阻抗增加,抗噪聲能力下降,成本也增加;過小,則散熱不好,且鄰近線條易受干擾。在確定PCB尺寸后,再確定特殊元件的位置。最后,根據(jù)電路的功能單元,對電路的全部元器件進行布局。
2019-04-25 15:40:51
3868 為什么常規(guī)阻抗控制只能是10%的偏差,那一定要了解加工步驟,其中包括層壓、蝕刻及PCB覆銅板材公差及PCB阻焊工序的制作。
2019-04-19 15:48:04
6983 
阻抗控制PCB 在高頻應用中,信號不會因為它們在PCB中的路徑而降級。 在PCB設計中通過疊層計算阻抗控制時需要注意的四個問題 在高速PCB設計過程中,堆棧設計和阻抗計算是邁向頂端的第一步。阻抗
2019-07-29 14:02:17
3541 
當今的告訴PCB設計對布局的要求越來越嚴格,布局基本上決定了布線的大致走向和結構、電源和地平面的分割,以及對噪聲和EMI的控制情況,因而PCB設計的性能好壞在很大程度上取決于布局是否合理。
2019-12-24 17:09:03
2086 從電氣性能的角度看,50歐姆的優(yōu)勢也是綜合考慮之后的折中。
2019-10-12 08:36:37
5791 
阻抗控制最終需要通過PCB設計實現(xiàn),對PCB板工藝也提出更高要求,經(jīng)過與PCB廠的溝通,并結合EDA軟件的使用,按照信號完整性要求去控制走線的阻抗。
2019-09-06 11:52:29
13584 
PCB設計實現(xiàn),對PCB板工藝也提出更高要求,經(jīng)過與PCB廠的溝通,并結合EDA軟件的使用,按照信號完整性要求去控制走線的阻抗。
2019-10-04 17:17:00
11739 
做PCB設計過程中,在走線之前,一般我們會對自己要進行設計的項目進行疊層,根據(jù)厚度、基材、層數(shù)等信息進行計算阻抗,計算完后一般可得到如下圖示內容。
2020-01-29 16:04:00
3569 
PCB設計為何一般控制50歐姆阻抗?
2020-01-15 16:17:41
11321 射頻行業(yè)里,經(jīng)常會聽到一些說法,這根電纜的特性阻抗是50歐姆,這條微帶線的特性阻抗是50歐姆等等。此時很多初學者或者行業(yè)外的人就范嘀咕了: “什么??導線的“阻抗”有50歐姆?那這根導線的質量也太差了吧!” “什么??一米長“阻抗”為50歐姆的微波電纜要500rmb??你在逗我嗎?”
2020-11-23 10:30:00
8 PCB設計故障的另一個常見原因是操作環(huán)境。因此,根據(jù)將在其中運行的環(huán)境來設計電路板和機箱非常重要。
2021-01-27 12:11:07
2991 
在高速PCB設計時為了防止反射就要考慮阻抗匹配,但由于PCB的加工工藝限制了阻抗的連續(xù)性而仿真又仿不到,在原理圖的設計時怎樣來考慮這個問題?
2020-11-12 17:09:06
5848 作為一名合格的、優(yōu)秀的PCB設計工程師,我們不僅要掌握高速PCB設計技能,還需要對其他相關知識有所了解,比如高速PCB材料的選擇。這是因為,PCB材料的選擇錯誤也會對高速數(shù)字電路的信號傳輸性能造成不良影響。
2022-02-12 14:55:23
2930 為什么很多射頻系統(tǒng)或者部件中,很多時候都是用50歐姆的阻抗(有時候這個值甚至就是PCB板的缺省值) , 為什么不是60或者是70歐姆呢?這個數(shù)值是怎么確定下來的,背后有什么意義?本文為您打開其中的奧秘。
2021-02-08 17:16:00
18495 
PCB布線是pcb設計中很關鍵的一環(huán),有一些小伙伴不知道pcb布線線寬一般設置多少,下面我們就來介紹一下pcb布線線寬一般設置多少。 一般pcb布線線寬要考慮兩個問題。一是電流的大小,如果流過的電流
2021-08-17 15:07:54
68900 為什么很多工程師用 50Ohm PCB 傳輸線,有些時候這則成為 PCB 布線的默認設置。為什么不是 60 Ohm 或者 70 Ohm?
2022-06-23 16:23:42
4881 50歐姆對射頻人來說,是一個最最最常見的阻抗。司空見慣,以至于見怪不怪。為什么是50 歐姆?30歐姆行不行?100歐姆呢?誰定了這個標準?
2023-01-03 10:19:39
1410 
在微波應用的初期,二次世界大戰(zhàn)期間,阻抗的選擇完全依賴于使用的需要,沒有一個標準值。隨著技術的進步,需要給出阻抗標準,以便在經(jīng)濟性和方便性上取得平衡。
2023-02-07 09:39:03
1259 高速PCB布線中,一般把數(shù)字信號的走線阻抗設計為50歐姆。一般規(guī)定同軸電纜基帶50歐姆,頻帶75歐姆,對絞線(差分)為85-100歐姆。
2023-02-17 17:57:54
2200 一般單、雙面PCB板銅箔(覆銅)厚度約為35um(1.4mil),另一種規(guī)格為50um和70um。
2023-03-10 12:37:37
13166 在PCB設計中,阻抗通常是指傳輸線的特性阻抗,這是電磁波在導線中傳輸時的特性阻抗,與導線的幾何形狀、介質材料和導線周圍環(huán)境等因素有關。 對于一般的高速數(shù)字信號傳輸和RF電路,50Ω是一個常用的阻抗值
2023-04-06 09:20:03
2357 在PCB設計中,阻抗通常是指傳輸線的特性阻抗,這是電磁波在導線中傳輸時的特性阻抗,與導線的幾何形狀、介質材料和導線周圍環(huán)境等因素有關。
2023-04-11 10:34:57
1507 
在PCB設計中,阻抗通常是指傳輸線的特性阻抗,這是電磁波在導線中傳輸時的特性阻抗,與導線的幾何形狀、介質材料和導線周圍環(huán)境等因素有關。對于一般的高速數(shù)字信號傳輸和RF電路,50Ω是一個常用的阻抗值
2023-04-10 15:21:23
1839 
做PCB設計過程中,在走線之前,一般我們會對自己要進行設計的項目進行疊層,根據(jù)厚度、基材、層數(shù)等信息進行計算阻抗,計算完后一般可得到如下圖示內容。
2023-07-02 14:18:51
2006 
做PCB設計過程中,在走線之前,一般我們會對自己要進行設計的項目進行疊層,根據(jù)厚度、基材、層數(shù)等信息進行計算阻抗,計算完后一般可得到如下圖示內容。 從上圖可以看出,設計上面的單端網(wǎng)絡一般都是50歐姆
2023-07-03 08:39:40
2109 
50歐姆對射頻人來說,是一個最最最常見的阻抗。司空見慣,以至于見怪不怪。為什么是50 歐姆?30歐姆行不行?100歐姆呢?誰定了這個標準?
2023-07-05 09:13:58
2836 
變壓器阻抗一般多少?變壓器阻抗怎么計算? 變壓器阻抗是指在變壓器中,從一側到另一側輸送電流時,所遇到的電阻和電抗阻力的合成。它是變壓器的一項重要參數(shù),對變壓器的使用、設計和調整都有很大
2023-08-23 16:59:03
21942 50歐姆對射頻人來說,是一個最最最常見的阻抗。司空見慣,以至于見怪不怪。為什么是50 歐姆?30歐姆行不行?100歐姆呢?誰定了這個標準?
2023-08-25 10:35:39
2549 
運放輸入阻抗一般多大 運放(Operational Amplifier,簡稱 Op Amp)是一種高性能集成電路,廣泛應用于模擬信號處理、信號增益、濾波、計算等領域中。輸入阻抗是衡量一個放大器的性能
2023-08-27 14:55:00
5516 射頻為什么50歐姆 射頻阻抗為什么是50歐姆? 射頻技術在現(xiàn)代通信領域中扮演著極為重要的角色。在射頻電路中,50歐姆阻抗是最常見的一種標準阻抗。這個標準阻抗的產生有其歷史原因,同時,這個阻抗也有很多
2023-09-02 10:21:05
4915 一站式PCBA智造廠家今天為大家講講PCB設計阻抗不連續(xù)怎么辦?PCB設計阻抗不連續(xù)問題的解決方法。大家都知道PCB設計阻抗要連續(xù)。但是PCB設計也總有阻抗不能連續(xù)的時候。怎么辦?下面深圳PCBA
2023-09-22 09:32:05
2065 
什么是阻抗匹配?高速PCB設計為什么要控制阻抗匹配? 阻抗匹配是指在電路傳輸信號時,控制電路中信號源、傳輸線和負載之間的阻抗相等的過程,從而確保信號的完整性和可靠性。在高速PCB設計中,阻抗
2023-10-30 10:03:25
3880 在完成PCB設計后一般要怎樣跟板廠對接使其了解哪些線需要做阻抗匹配呢? 在完成PCB設計后,為了使其與板廠對接,必須先了解哪些線需要進行阻抗匹配。阻抗匹配是在 PCB 設計過程中非常重要的一
2023-10-30 10:03:34
1799 pcb板材一般能承受多少溫度
2023-11-10 10:07:36
6153 pcb設計一般流程步驟
2023-12-13 17:30:30
5685 詳細介紹如何在PCB設計中實現(xiàn)50歐姆匹配。 首先,要了解50歐姆匹配的原理和意義。50歐姆匹配是基于傳輸線理論的。傳輸線是一種能將信號從一個點傳輸?shù)搅?b class="flag-6" style="color: red">一個點的電氣線路。在傳輸線理論中,傳輸線被視為具有特定阻抗的無限長線路。 50歐姆匹配的重要性在于它能夠將信號
2023-12-15 14:33:43
9819 在微波應用的初期,二次世界大戰(zhàn)期間,阻抗的選擇完全依賴于使用的需要,沒有一個標準值。隨著技術的進步,需要給出阻抗標準,以便在經(jīng)濟性和方便性上取得平衡。
2023-12-29 16:19:19
972 
非常重要,因為它直接影響信號傳輸?shù)乃俣?、質量和穩(wěn)定性。 PCB板上的阻抗是指電流在導線或電流軌跡上流動時遇到的電阻和電感。它們的存在使得電流的波動和信號失真得到抑制。在PCB設計中,阻抗控制主要關注三個參數(shù):電阻(R)、電容(C)和電感
2024-01-17 16:38:04
5037 一站式PCBA智造廠家今天為大家講講如何解決pcb設計阻抗不連續(xù)的問題?解決PCB設計中的阻抗不連續(xù)的方法。當涉及到PCB(Printed Circuit Board)設計時,阻抗一直是一個非常重要
2024-03-21 09:32:59
1575 聲發(fā)射傳感器的輸出阻抗一般有兩種類型:高阻和低阻。 高阻輸出阻抗 范圍 :高阻聲發(fā)射傳感器的輸出阻抗通常較高,一般在幾千歐姆(KΩ)至十幾千歐姆(KΩ)之間。例如,可能包括10KΩ、20KΩ、50
2024-09-19 16:33:10
1319 本文介紹了在射頻、PCB、阻抗匹配和S參數(shù)相關知識中經(jīng)常提到的50Ohm(歐姆)阻抗的來源和意義。 當我們在說射頻、PCB以及阻抗匹配和S參數(shù)相關知識時,經(jīng)常會提到50Ohm(歐姆)阻抗。而且這個
2024-11-22 10:43:07
4589 
評論