3 發(fā)展重點和關(guān)鍵技術(shù)

　　由于集成電路產(chǎn)品是所有技術(shù)的最終載體，是一切研究成果的最終體現(xiàn)，是檢驗技術(shù)轉(zhuǎn)化為生產(chǎn)力的最終標(biāo)志，所以，產(chǎn)品是綱，技術(shù)是目，必須以兩個核心產(chǎn)品為龍頭，帶動兩組產(chǎn)品群的開發(fā)。利用CPIJ技術(shù)開發(fā)與之相關(guān)的MPU（微處理器）、MCU（微控制器）、DSP（數(shù)字信號處理器）等系列產(chǎn)品；利用3C芯片組的技術(shù)開發(fā)與之相關(guān)的DVD、HDTV、數(shù)碼相機、數(shù)碼音響等專用集成電路系列產(chǎn)品。因此，未來一段時期，我國應(yīng)該開發(fā)研究以下關(guān)鍵技術(shù)。

　?。?）亞100納米可重構(gòu)SoC創(chuàng)新開發(fā)平臺與設(shè)計工具研究。當(dāng)前，集成電路加工已進入亞100納米階段，與其對應(yīng)的設(shè)計工具尚無成熟產(chǎn)品推向市場，而我國EDA工具產(chǎn)品雖與世界先進水平存有較大差距，但也具備了20多年的技術(shù)儲備和經(jīng)驗積累，開發(fā)亞100納米可重構(gòu)SoC創(chuàng)新開發(fā)平臺與設(shè)計工具是實現(xiàn)我國集成電路產(chǎn)業(yè)跨越式發(fā)展的重要機遇。

　　該項目主要內(nèi)容包括：基于亞100納米工藝的集成電路設(shè)計方法學(xué)研究與設(shè)計工具開發(fā)、可重構(gòu)SoC創(chuàng)新開發(fā)平臺技術(shù)與IP測評技術(shù)研究、數(shù)?；旌吓c射頻電路設(shè)計技術(shù)研究與設(shè)計工具開發(fā)等。

　?。?）SoC設(shè)計平臺與SIP重用技術(shù)?；谄脚_的SoC設(shè)計技術(shù)和硅知識產(chǎn)權(quán)（SIP）的重用技術(shù)是SoC產(chǎn)品開發(fā)的核心技術(shù)，是未來世界集成電路技術(shù)的制高點。

　　項目主要內(nèi)容包括：嵌入式CPU、DSP、存儲器、可編程器件及內(nèi)部總線的SoC設(shè)計平臺；集成電路IP的標(biāo)準(zhǔn)、接口、評測、交易及管理技術(shù)；嵌入式CPII主頻達IGHz，并有相應(yīng)的協(xié)處理器；在信息安全、音視頻處理上有10~12種平臺；集成電路IP數(shù)量達100種以上等。

　　（3）新興及熱門集成電路產(chǎn)品開發(fā)。項目主要內(nèi)容包括：64位通用CPU以及相關(guān)產(chǎn)品群、3C多功能融合的移動終端芯片組開發(fā)（802.11協(xié)議）、網(wǎng)絡(luò)通信產(chǎn)品開發(fā)、數(shù)字信息產(chǎn)品開發(fā)、平面顯示器配套集成電路開發(fā)等。

　?。?）10納米1012赫茲CMOS研究。項目的研究對象為特征寬度為10nm的CMOS器件，主要內(nèi)容有：Silicon on Insulator（SOI）技術(shù)、雙柵介質(zhì)結(jié)構(gòu)（Double Gate Structure）技術(shù)、應(yīng)變硅襯底（Strained Si）技術(shù)、高介電常數(shù)柵介質(zhì)技術(shù)（High-k）、金屬電極技術(shù)（Metal Gate）、超淺結(jié)形成技術(shù)（Ultra Shallow Junction）、低介電常數(shù)介質(zhì)材料（low-K）的選擇、制備及集成、銅互聯(lián)技術(shù)的完善、CMP技術(shù)、清洗技術(shù)等。

　?。?）12英寸90/65納米微型生產(chǎn)線。項目主要內(nèi)容有：等離子體氮化柵SiON薄膜（等效膜厚《1.5nm）的形成工藝；Hf02、Zr02等新型高介電常數(shù)（high-K）棚介質(zhì)的制備方法、high-K/Si界面質(zhì)量控制、high-K柵介質(zhì)的穩(wěn)定性和可靠性，探索金屬柵新結(jié)構(gòu)的制備工藝，獲得適用于65nm CMOS制造的新型柵疊層（gate stack）結(jié)構(gòu)技術(shù)；超淺結(jié)形成技術(shù)、Co-Ni系自對準(zhǔn)金屬硅化物接觸互連技術(shù)結(jié)合Si/SiGe選擇外延技術(shù)，探索提升源漏新結(jié)構(gòu)的制備方法、形成超低接觸電阻率金半接觸體系，獲得適用于納米CMOS制造的新型超淺結(jié)和自對準(zhǔn)金屬硅化物技術(shù)；多晶SiGe電極的形成方位，獲得低耗盡多晶柵電極、低阻抗的柵電極形成技術(shù)；研究銅/低介電常數(shù)介質(zhì)（Cu/low-K）制備方法、low-K的穩(wěn)定性及可加工性、Cu/low-K界面可靠性和質(zhì)量控制，獲得適用于納米CMOS器件的后端互連技術(shù)等。

　?。?）高密度集成電路封裝的工業(yè)化技術(shù)。項目主要內(nèi)容包括：系統(tǒng)集成封裝技術(shù)、50微米以下的超薄背面減薄技術(shù)、圓片級封裝技術(shù)、無鉛化產(chǎn)品技術(shù)等。

　?。?）SoC關(guān)鍵測試技術(shù)研究。項目主要內(nèi)容包括：通過5~10年，在國內(nèi)建立若干個支持千萬門級、1GHz、1024Pin的SoC設(shè)計驗證平臺和生產(chǎn)測試平臺；SoC設(shè)計一測試自動鏈接技術(shù)研究；DFT的測試實現(xiàn)和相關(guān)工具開發(fā)；高頻、高精度測試適配器自主設(shè)計技術(shù)g測試程序設(shè)計方法及建庫技術(shù)；關(guān)鍵測試技術(shù)研究；SoC產(chǎn)業(yè)化測試關(guān)鍵技術(shù)研究等。

　?。?）直徑450mm硅單晶及拋光片制備技術(shù)。根據(jù)國際半導(dǎo)體發(fā)展指南預(yù)測，直徑450mm硅單晶及拋光片將有可能在2016年左右投入應(yīng)用，成為30Omm之后大規(guī)模應(yīng)用的硅片。預(yù)計屆時DRAM的線寬將達到22nm，對硅拋光片的質(zhì)量將達到前所未有的高度，比如，硅片的局部平整度要≤22nm，每片大于11nm的表面顆?！?5個，晶體缺陷（氧化層錯）密度≤0.2個/cm2.這些都將對現(xiàn)有硅片加工技術(shù)提出挑戰(zhàn)，需要研發(fā)大量的創(chuàng)新性技術(shù)，從而將帶動整個精細(xì)加工技術(shù)的發(fā)展和進步，而450mm硅片的開發(fā)和應(yīng)用將帶動整個微電子領(lǐng)域的跨越式發(fā)展。以每個DRAM芯片預(yù)計面積238mm2記，每片硅片上將可以生產(chǎn)500個以上的芯片，這將大大提高生產(chǎn)效率，其應(yīng)用范圍將十分廣泛。

　　（9）應(yīng)變硅材料制備技術(shù)。應(yīng)變硅的電子和空穴遷移率明顯高于普通的無應(yīng)變硅材料，其中以電子遷移率提高尤為明顯。以Si0.8Ge0.2層上的應(yīng)變硅為例，其電子遷移率可以提高50%以上，這大大提高了NMOS器件的性能，對高速高頻器件來說有至關(guān)重要的作用。對現(xiàn)有的許多集成電路生產(chǎn)線而言，如果采用應(yīng)變硅材料，則可以在基本不增加投資的情況下使生產(chǎn)的IC性能明顯改善，還可以大大延長花費巨額投資建成的IC生產(chǎn)線的使用年限。

　　目前有希望在未來幾年內(nèi)獲得應(yīng)用的應(yīng)變硅材料是采用應(yīng)變Si/SiGe/Si02（SOI）結(jié)構(gòu)：在無應(yīng)變的SiGe層上的Si層因二者間品格參數(shù)的差異而形成應(yīng)變硅，下面的Si02可以起到電學(xué)隔離作用，這是淺結(jié)（全耗盡）器件所必須的。預(yù)計到2010~2013年，SiGe層中Ge的摩爾含量可以做到10%~20%，應(yīng)變硅的電子遷移率可以比無應(yīng)變硅提高約30%~70%.

　?。?0）60納米節(jié)點刻蝕設(shè)備（介質(zhì)刻蝕機）。項目主要內(nèi)容：要求各向異性刻蝕，刻出符合CD偏差要求的線條；刻蝕剖面（Etch Profile）接近900;大面積片子上要保持均勻他密集線條與孤立線條要求刻蝕速率的一致，即要求小的微負(fù)載效應(yīng)；在柵刻蝕中避免將柵刻穿，要求不同材料的刻蝕速率要大，即選擇比較大；為了保持各向異性刻蝕的剖面，刻蝕過程中要形成側(cè)壁鈍化，并要考慮刻蝕后的清除；要提高刻蝕成品率必須設(shè)法降低缺陷密度和缺陷尺寸；要解決所謂天線效應(yīng)造成的Plasma電荷積累損傷；對刻蝕殘留物要解決自清洗問題，以提高二次清洗間平均間隔時間（MTBC）和縮短清洗和恢復(fù)平均時間（MTTCR）以提高開機時間需要解決新一代光刻膠帶來的線條邊緣粗糙度問題，等一系列新問題。而對于大生產(chǎn)設(shè)備而言，還要解決生產(chǎn)率，重復(fù)性、成品率，耐久性、可靠性、安全環(huán)保和較大的工藝窗口等諸多問題。

　?。?1）60納米節(jié)點曝光設(shè)備（F2準(zhǔn)分子激光曝光機）。F2準(zhǔn)分子激光步進掃描機將從70nm介入，可引伸到50nm，因此它涵蓋了60nm技術(shù)節(jié)點，與下一代曝光（NGL）比，最為重要的是可在大氣下工作，而NGL都要在真空中進行。據(jù)SEMATECH比較，157成本比EUV低，而產(chǎn)量比它們高，157是光學(xué)曝光技術(shù)平臺的延伸，更能為用戶接受，157的研發(fā)可借用很多193機的部件，157機的成本約$2000萬/臺。現(xiàn)在ASML公司和SVGL公司合并后與Carl Zeiss， AMD， Motorola， Philips，TSMC等公司宣布2003年推出生產(chǎn)型157nm曝光機，分辨率為70nm，預(yù)計在2004年包括抗蝕劑、掩模、工藝及設(shè)備本身將完全成熟，在2005年后可能承擔(dān)大量生產(chǎn)的工藝任務(wù)，若增加分辨率增強技術(shù)（RET）就能夠做到50nm工藝。157nm的設(shè)備根據(jù)SVGL設(shè)計共18個部件，其中需要6個新部件，他們是曝光光源、光束傳輸系統(tǒng)、照明光學(xué)系統(tǒng)、劑量/曝光量控制、投影光學(xué)和環(huán)境控制系統(tǒng)。從材料上講，用CaF2材料制作的分束器立方體的單晶和制造是十分關(guān)鍵的問題，SVGL已發(fā)展出了15寸CaF2大單晶鍵。此外窄帶寬激光器、折反射光學(xué)系統(tǒng)等關(guān)鍵技術(shù)問題均有待突破。