移位寄存器概要

　　在數(shù)字電路中，移位寄存器（英語：shiftregister）是一種在若干相同時間脈沖下工作的以觸發(fā)器為基礎的器件，數(shù)據(jù)以并行或串行的方式輸入到該器件中，然后每個時間脈沖依次向左或右移動一個比特，在輸出端進行輸出。這種移位寄存器是一維的，事實上還有多維的移位寄存器，即輸入、輸出的數(shù)據(jù)本身就是一些列位。實現(xiàn)這種多維移位寄存器的方法可以是將幾個具有相同位數(shù)的移位寄存器并聯(lián)起來。

　　移位寄存器分類

　　根據(jù)移位方向，常把它分成左移寄存器、右移寄存器和雙向移位寄存器三種。根據(jù)移位數(shù)據(jù)的輸入－輸出方式，又可將它分為串行輸入－串行輸出、串行輸入－并行輸出、并行輸入－串行輸出和并行輸入－并行輸出四種電路結構。

　　此外，有些移位寄存器還具有預置數(shù)功能，可以把數(shù)據(jù)并行地置入寄存器中。

　　利用移位寄存器能進行數(shù)據(jù)運算、數(shù)據(jù)處理，實現(xiàn)數(shù)據(jù)的串行—并行互相轉換，還可接成各種移位寄存器式計數(shù)器，如環(huán)形計數(shù)器、扭環(huán)形計數(shù)器等。

　　（1）右移移位寄存器

　　下圖所示為4位右移移位寄存器原理示意圖。串行數(shù)據(jù)從D端輸入，在時鐘脈仲CP的作用下逐步向右移位，經(jīng)過4個CP周期后從Q4端串行輸出。Q1～Q4為并行數(shù)據(jù)輸出端，P1～P4為并行數(shù)據(jù)輸入端。

　?。?）左移移位寄存器

　　下圖所示為4位左移移位寄存器原理示意圖。串行數(shù)據(jù)從D端輸入，在時鐘脈沖CP的作用F逐步向左移位，經(jīng)過4個CP周期后從Ql端串行輸出。Q1-Q4為并行數(shù)據(jù)輸出端，P1～P4為并行數(shù)據(jù)輸入端。

　　移位寄存器特點

　　移位寄存器可以用來寄存代碼，還可以用來實現(xiàn)數(shù)據(jù)的串行—并行轉換、數(shù)值的運算以及數(shù)據(jù)的處理等。

　　移位寄存器的工作原理

　　把若干個觸發(fā)器串接起來，就可以構成一個移位寄存器。由4個邊沿D 觸發(fā)器構成的4位移位寄存器邏輯電路如圖8.8.1所示。數(shù)據(jù)從串行輸入端D1輸入。左邊觸發(fā)器的輸出作為右鄰觸發(fā)器的數(shù)據(jù)輸入。假設移位寄存器的初始狀態(tài)為0000，現(xiàn)將數(shù)碼D3D2D1D0（1101）從高位（D3）至低位依次送到D1端，經(jīng)過第一個時鐘脈沖后，Q0＝D3。由于跟隨數(shù)碼D3后面的數(shù)碼是D2，則經(jīng)過第二個時鐘脈沖后，觸發(fā)器FF0的狀態(tài)移入觸發(fā)器FF1，而FF0變?yōu)樾碌臓顟B(tài)，即Q1＝D3，Q0＝D2。依此類推，可得4位右向移位寄存器的狀態(tài)， 如表8.8.1所示。

　　由表可知，輸入數(shù)碼依次地由低位觸發(fā)器移到高位觸發(fā)器，作右向移動。經(jīng)過4個時鐘脈沖后，4個觸發(fā)器的輸出狀態(tài)Q3Q2Q1Q0與輸入數(shù)碼D3D2D1D0相對應。為了加深理解，在圖8.8.2中畫出了數(shù)碼1101（相當于D3＝1，D2＝1，D1＝0 ，D0＝1）在寄存器中移位的波形，經(jīng)過了4個時鐘脈沖后，1101出現(xiàn)在寄存器的輸出端Q3Q2Q1Q0。這樣，就可將串行輸入（從D1端輸入）的數(shù)碼轉換為并行輸出（從Q3、Q2、Q1、Q0端輸出）的數(shù)碼。這種轉換方式特別適用于將接收到的串行輸入信號轉換為并行輸出信號，以便于打印或由計算機處理。

　　在圖8.8.3中還畫出了第5到第8個時鐘脈沖作用下，輸入數(shù)碼在寄存器中移位的波形（如圖8.8.2所示）。由圖可見，在第8個時鐘脈沖作用后，數(shù)碼從Q3端已全部移出寄存器。這說明存入該寄存器中的數(shù)碼也可以從Q端串行輸出。根據(jù)需要，可用更多的觸發(fā)器組成多位移位寄存器。

　　除了用邊沿D 觸發(fā)器外，還可用其他類型的觸發(fā)器來組成移位寄存器，例如，用主從JK 觸發(fā)器來組成移位寄存器，其級間連接方式如圖8.8.3所示。根據(jù)JK觸發(fā)器的特征方程，由圖8.8.3可得：

　　FF2和FF3的接法與FF1完全相似，所以各JK 觸發(fā)器均以D 觸發(fā)器的功能工作，圖8.8.3和圖8.8.1所示電路具有相同的功能。

　　雙向移位寄存器：

　　若將圖8.8.1所示電路中各觸發(fā)器間的連接順序調換一下，讓右邊觸發(fā)器的輸出作為左鄰觸發(fā)器的數(shù)據(jù)輸入，則可構成左向移位寄存器。若再增添一些控制門，則可構成既能右移（由低位向高位）、又能左移（由高位至低位）的雙向移位寄存器。圖8.8.4是雙向移位寄存器的一種方案，它是利用邊沿D 觸發(fā)器組成的，每個觸發(fā)器的數(shù)據(jù)輸入端D 同與或非門組成的轉換控制門相連，移位方向取決于移位控制端S的狀態(tài)。

　　當S=1時，D0＝DSR，D1=Q0，即FF0的D0端與右移串行輸入端DSR接通，F(xiàn)F1的D1端與Q0接通，在時鐘脈沖CP 作用下，由DSR端輸入的數(shù)據(jù)將作右向移位；反之，當S=0時，D0＝Q1 ，D1＝Q2，在時鐘脈沖CP作用下，Q2、 Q1的狀態(tài)將作左向移位。同理，可以分析其他兩位觸發(fā)器間的移位情況。由此可見，圖8.8.4所示寄存器可作雙向移位。當S=1時，數(shù)據(jù)作右向移位；當S=0時，數(shù)據(jù)作左向移位?？蓪崿F(xiàn)串行輸入——串行輸出（由DOR 或DOL 輸出）、串行輸入――并行輸出工作方式（由Q3～Q0 輸出）。

　　有時要求在移位過程中數(shù)據(jù)不要丟失，仍然保持在寄存器中。只要將移位寄存器的最高位的輸出接至最低位的輸入端，或將最低位的輸出接至最高位的輸入端。這種移位寄存器稱為循環(huán)移位寄存器，它也可以作為計數(shù)器用，稱為環(huán)行計數(shù)器。

　　移位寄存器工作原理

　　移位寄存器不僅能夠寄存數(shù)碼，而且具有移位功能。移位是數(shù)字系統(tǒng)和計算機技術中非常重要的一個功能。如二進制數(shù)0101乘以2的運算，可以通過將0101左移一位實現(xiàn)；而除以2的運算則可通過右移一位實現(xiàn)。

　　移位寄存器的種類很多，有左移寄存器、右移寄存器、雙向移位寄存器和循環(huán)移位寄存器等。

　　圖9-14所示是由四個觸發(fā)器組成的四位左移寄存器。數(shù)碼從第一個觸發(fā)器的端串行輸入，使用前先用將各觸發(fā)器清零?，F(xiàn)將數(shù)碼 1101從高位到低位依次送到端。

　　圖9-14 由觸發(fā)器組成的四位左移寄存器

　　表9-6 四位左移寄存器狀態(tài)表

　　第一個CP過后，=d3=1，其他觸發(fā)器輸出狀態(tài)仍為0，即=000，d3= 0001。第二個CP過后，=d2=1，=d3=1，而==0。經(jīng)過四個CP脈沖后，=d3d2d1d0=1101，存數(shù)結束。各輸出端狀態(tài)如表9-6所示。如果繼續(xù)送四個移位脈沖，就可以使寄存的這四位數(shù)碼1101逐位從端輸出，這種取數(shù)方式為串行輸出方式。直接從 取數(shù)為并行輸出方式。