chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

DDR4 PCB布線指南和PCB架構的建造

PCB設計 ? 2020-09-14 01:06 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

DDR4實現(xiàn)的PCB架構進步

計算機技術領域的格局一直在不斷變化。隨著新標準的出現(xiàn),需要改變設備架構。在解決從DDR3DDR4 的世代標準更改時,該說法同樣正確。

隨機存取存儲器的這些進步也帶來了整體性能的顯著提高。因此,要利用最新的RAM,就需要PCB設計上的改變。就像USB標準從USB 2.0升級到USB 3.0一樣。隨著對更大處理能力,更好性能和更高水平功能的需求不斷推動行業(yè)發(fā)展,這些類型的變化是連續(xù)且必要的。

盡管大多數(shù)人不會注意到或看到PCB設計所需的必要體系結構更改,但這并不會減少這些關鍵更改的重要性。

DDR4實現(xiàn)需要哪些PCB布局更改?

DDR4Double Data Rate 4有兩種不同的模塊類型。So-DIMM或小型雙列直插式內存模塊(260針)已在便攜式計算設備(如筆記本電腦)中使用。另一種模塊類型是在臺式機和服務器等設備中使用的DIMM或雙列直插式內存模塊(288針)。

因此,架構的第一個變化當然是由于引腳數(shù)。先前的版本(DDR3)將240針用于DIMM,將204針用于So-DIMM。鑒于前面提到的,DDR4在其DIMM應用中使用了288針。隨著引腳或觸點的增加,DDR4提供了更高的DIMM容量,增強的數(shù)據(jù)完整性,更快的下載速度以及更高的電源效率。

伴隨著整體性能的提高,還采用了弧形設計(底部),可實現(xiàn)更好,更安全的連接,并提高安裝過程中的穩(wěn)定性和強度。另外,有一些基準測試證實DDR4可以將性能提高50%,并可以達到3200 MT(每秒兆傳輸)。

此外,盡管使用較少的功率,但仍可實現(xiàn)這些性能提升;1.2伏特(每個DIMM),而不是其先前版本的1.51.35伏特要求。所有這些變化意味著PCB設計人員必須重新評估其設計方法以實現(xiàn)DDR4

DDR4 PCB設計指南

可以理解,如果您希望電子設備或組件以最佳水平運行,則需要精確而準確的PCB設計,其中包括DDR4的實現(xiàn)。除了對設計準確性的要求外,還必須遵守當今的內存要求。

PCB設計人員還必須考慮其他各種因素。例如空間分配和關鍵連接。還需要管理初始設計階段,因為設計必須滿足布線拓撲和設計規(guī)范才能成功實現(xiàn)。

PCB應遵循布線和最佳實踐(PCB)來有效管理數(shù)據(jù)。如果與該實踐有任何偏差,可能會導致多個問題,包括磁化率和輻射發(fā)射。PCB設計人員還應利用適當?shù)募夹g進行大規(guī)模扇出,高邊沿速率以保持低誤碼率以及1.63.2 Gbps的數(shù)據(jù)范圍。同樣,如果沒有適當?shù)脑O計技術,您的PCB將遇到信號完整性問題,并導致串擾和由此產(chǎn)生的(過度)抖動。

DDR4布線準則以及長度和間隔規(guī)則

PCB設計中,要獲得最佳的布線路徑,既需要正確安裝DIMM接口,也需要正確使用存儲芯片。通常,DDR4 SDRAM需要較短的路徑和適當?shù)拈g隔,以實現(xiàn)峰值時序和最佳信號完整性。PCB設計人員還應在相關信號組中采用引腳交換。另外,在實現(xiàn)過程中,應避免在空隙上路由信號,避免信號層彼此相鄰以及參考平面分裂。

同時,還應在可行的情況下在電源層或適當?shù)慕拥兀?/span>GND)之間路由存儲接口信號。此外,您可以通過在同一層的同一字節(jié)通道組中路由DQ(輸入/輸出數(shù)據(jù)),DQS(數(shù)據(jù)選通)和DM(數(shù)據(jù)掩碼)信號來幫助減少或消除傳輸速度差異。而且,由于時鐘信號的傳播延遲比DQS信號更長,因此時鐘信號走線通常需要比雙列直插式存儲模塊中最擴展的DQS走線更長的長度。

最后,必須記住,每個板的堆疊都是不同的,間距要求也是如此。因此,有必要利用場求解器(Clarity 3D Solver)在關鍵信號之間建立低于-50dB的串擾。注意:DQS的時鐘沒有長度要求,但是命令/控制/地址的時鐘確實有長度要求。但是,長度要求取決于材料的Dk(介電常數(shù))和每個SDRAM的負載。

DDR4層分配和數(shù)據(jù)通道參考

可以將DQSDQDM網(wǎng)絡分配給堆疊中任何可用的內部帶狀線層。而地址/命令/控制和時鐘應在更靠近SDRAM的層上進行路由,以通過耦合最小化。

地址/命令/控制SDRAM通孔應在每個SDRAM處添加接地的通孔(陰影通孔),以減少通孔耦合。

另外,根據(jù)控制器的地址和控制參考功率或接地。應該注意的是,DIMM具有地址和控制參考功率,而板載BGA(球柵陣列)很少具有地址和控制參考功率。

DDR4與其前身(DDR3)一樣,在考慮實現(xiàn)時也需要一種新的設計方法。顯然,在設計要求方面有幾項更改以適應升級后的性能,這是創(chuàng)新的副作用。但是,遵循適當?shù)脑O計和拓撲技術將使這個新的,當前的世代標準產(chǎn)生最高的性能。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • PCB設計
    +關注

    關注

    396

    文章

    4920

    瀏覽量

    95114
  • PCB設計軟件
    +關注

    關注

    0

    文章

    55

    瀏覽量

    10606
  • 線路板設計
    +關注

    關注

    0

    文章

    61

    瀏覽量

    8459
  • 華秋DFM
    +關注

    關注

    20

    文章

    3515

    瀏覽量

    6342
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    DDR4價格瘋漲!現(xiàn)貨市場狂飆!

    電子發(fā)燒友網(wǎng)報道(文/黃晶晶)前段時間,三星、SK海力士、美光等DRAM大廠已計劃陸續(xù)退出部分DDR4市場,將產(chǎn)能轉向DDR5、LPDDR5和HBM。由此引發(fā)DDR4供應鏈波動,同時在供給不足的擔憂
    的頭像 發(fā)表于 06-19 00:54 ?1.1w次閱讀
    <b class='flag-5'>DDR4</b>價格瘋漲!現(xiàn)貨市場狂飆!

    PCB板上PIN DELAY單位錯了,DDR4跑不起來,真的嗎?

    案例,客戶調試DDR4的時候發(fā)現(xiàn)前面兩片可以識別,四片一起的時候識別會報錯,板上兩個FPGA都是一樣的問題,而且也排查了原理圖,同時參數(shù)配置也找廠家看過,和公版的一樣,沒有問題,然后覺得最大的疑點就是PCB
    發(fā)表于 01-20 15:30

    N34C04 EEPROM:DDR4 DIMM的理想SPD解決方案

    在電子設計領域,對于DDR4 DIMM的設計,EEPROM的選擇至關重要。N34C04作為一款專門為DDR4 DIMM設計的EEPROM Serial 4 - Kb器件,實現(xiàn)了JEDEC
    的頭像 發(fā)表于 11-27 14:42 ?536次閱讀
    N34C04 EEPROM:<b class='flag-5'>DDR4</b> DIMM的理想SPD解決方案

    高頻PCB布線“避坑指南”:4大核心技巧讓信號完整性提升90%

    一站式PCBA加工廠家今天為大家講講高頻PCB布線設計有什么技巧?高頻PCB設計布線技巧。高頻PCB布線
    的頭像 發(fā)表于 11-21 09:23 ?551次閱讀
    高頻<b class='flag-5'>PCB</b><b class='flag-5'>布線</b>“避坑<b class='flag-5'>指南</b>”:<b class='flag-5'>4</b>大核心技巧讓信號完整性提升90%

    三星正式啟動DDR4模組停產(chǎn)倒計時,PC廠商加速轉向DDR5,供應鏈掀搶貨潮

    三星近期已向全球 OEM 客戶發(fā)出正式函件,明確旗下 DDR4 模組將于 2025 年底進入產(chǎn)品壽命結束(EOL)階段,最后訂購日期定于 6 月上旬,最后出貨日期則為 12 月 10 日。此次停產(chǎn)
    的頭像 發(fā)表于 10-14 17:11 ?1295次閱讀

    ?TPS65295 DDR4內存電源解決方案技術文檔總結

    TPS65295器件以最低的總成本和最小的空間為 DDR4 內存系統(tǒng)提供完整的電源解決方案。它符合 DDR4 上電和斷電序列要求的 JEDEC 標準。該TPS65295集成了兩個同步降壓轉換器
    的頭像 發(fā)表于 09-09 14:16 ?1886次閱讀
    ?TPS65295 <b class='flag-5'>DDR4</b>內存電源解決方案技術文檔總結

    漲價!部分DDR4DDR5價差已達一倍!

    電子發(fā)燒友網(wǎng)綜合報道,TrendForce報告顯示,6月初,DDR4DDR5芯片在現(xiàn)貨市場上的價格已基本持平,有些DDR4芯片的價格甚至高于DDR5芯片,呈現(xiàn)“價格倒掛”現(xiàn)象。
    的頭像 發(fā)表于 06-27 00:27 ?4962次閱讀

    PCB疊層設計避坑指南

    技巧: 電源層與地層相鄰時,控制層間介質厚度在0.1-0.2mm,可降低電源平面阻抗。 3、六層板:高速信號的避風港 當遇到 高速信號較多 (如DDR4、PCIe),或板子體積小、布線密度高時,六層板
    發(fā)表于 06-24 20:09

    PCB的EMC設計指南

    本文檔的主要內容介紹的是工程開發(fā)中 PCB的EMC設計指南
    發(fā)表于 06-08 09:50 ?34次下載

    高速PCB布局/布線的原則

    目錄:一、布線的一般原則1、PCB板知識2、5-5原則3、20H原則4、3W/4W/10W原則(W:Width)5、重疊電源與地線層規(guī)則6、1/4
    的頭像 發(fā)表于 05-28 19:34 ?2261次閱讀
    高速<b class='flag-5'>PCB</b>布局/<b class='flag-5'>布線</b>的原則

    看點:三星DDR4內存漲價20% 華為與優(yōu)必選全面合作具身智能

    給大家?guī)硪恍I(yè)界資訊: 三星DDR4內存漲價20%? 存儲器價格跌勢結束,在2025年一季度和第二季度,價格開始企穩(wěn)反彈。 據(jù)TrendForce報道稱,三星公司DDR4內存開始漲價,在本月
    的頭像 發(fā)表于 05-13 15:20 ?1371次閱讀

    DDR4漲價20%,DDR5上調5%!

    最新消息,三星電子本月初與主要客戶就提高DRAM芯片售價達成一致。DDR4 DRAM價格平均上漲兩位數(shù)百分比;DDR5價格上漲個位數(shù)百分比。據(jù)稱 DDR4 上調 20%,DDR5 上調
    的頭像 發(fā)表于 05-13 01:09 ?7234次閱讀

    高層數(shù)層疊結構PCB布線策略

    高層數(shù) PCB布線策略豐富多樣,具體取決于 PCB 的功能。這類電路板可能涉及多種不同類型的信號,從低速數(shù)字接口到具有不同信號完整性要求的多個高速數(shù)字接口。從布線規(guī)劃和為各接口分配
    的頭像 發(fā)表于 05-07 14:50 ?1597次閱讀
    高層數(shù)層疊結構<b class='flag-5'>PCB</b>的<b class='flag-5'>布線</b>策略

    DDR模塊的PCB設計要點

    在高速PCB設計中,DDR模塊是絕對繞不過去的一關。無論你用的是DDR、DDR2還是DDR3,只要設計不規(guī)范,后果就是——信號反射、時序混亂
    的頭像 發(fā)表于 04-29 13:51 ?2779次閱讀
    <b class='flag-5'>DDR</b>模塊的<b class='flag-5'>PCB</b>設計要點

    華為PCB的EMC設計指南【可下載】

    轉載一篇華為《PCB的EMC設計指南》,合計94頁PDF,對PCB的EMC設計從布局、布線、背板的EMC設計、射頻PCB的EMC設計等方面做
    發(fā)表于 02-26 15:52