原創(chuàng)聲明:
本原創(chuàng)教程由芯驛電子科技(上海)有限公司(ALINX)創(chuàng)作,版權(quán)歸本公司所有,如需轉(zhuǎn)載,需授權(quán)并注明出處。
適用于板卡型號:
AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG
基于HDMI輸出實驗,本章介紹7寸液晶屏的顯示。
1.硬件介紹
7寸LCD觸摸屏模塊是由TFT 液晶屏,電容觸摸屏和驅(qū)動板組成,實物照片如下:
LCD屏的驅(qū)動時序
LCD屏顯示方式從屏幕左上角一點開始,從左向右逐點顯示,每顯示完一行,再回到屏幕的左邊下一行的起始位置,在這期間,需要對行進(jìn)行消隱,每行結(jié)束時,用行同步信號進(jìn)行同步;LCD的驅(qū)動有兩種方式,一種為HV模式,另一種為DE模式,這兩種模式都能驅(qū)動LCD屏,數(shù)據(jù)在DCLK的上升沿采樣。以下為行顯示的時序圖:

LCD行的顯示時序參數(shù)如下表所示:

當(dāng)顯示完所有的行,形成一幀,用場同步信號進(jìn)行場同步,并使LCD顯示回到屏幕左上方,同時進(jìn)行場消隱,開始下一幀。以下為列顯示的時序圖:

LCD列的顯示時序參數(shù)如下表所示:

2. 程序設(shè)計
本章實驗其實很簡單,與HDMI顯示最大的不同是不需要i2c配置,輸出按照RGB即可。以下是文件結(jié)構(gòu)。

同時因為液晶屏的分辨率是800x480,需要修改video_define.v的宏定義。

同時將PLL的輸出時鐘頻率修改為33MHz,即800x480的像素時鐘。

同時在top.v中例化了ax_pwm,用于調(diào)節(jié)液晶屏的亮度,設(shè)置為200Hz,30%點空比。

3.實驗現(xiàn)象
連接液晶屏到J15擴(kuò)展口,下載程序,即可看到彩條顯示。
同時也準(zhǔn)備了字符顯示的例程:
字符顯示
-
FPGA
+關(guān)注
關(guān)注
1664文章
22502瀏覽量
639035 -
觸摸屏
+關(guān)注
關(guān)注
42文章
2503瀏覽量
122477 -
液晶
+關(guān)注
關(guān)注
6文章
627瀏覽量
71377 -
Zynq
+關(guān)注
關(guān)注
10文章
633瀏覽量
49569 -
MPSoC
+關(guān)注
關(guān)注
0文章
203瀏覽量
25229
發(fā)布評論請先 登錄
如何調(diào)試Zynq UltraScale+ MPSoC VCU DDR控制器
如何調(diào)試Zynq UltraScale+ MPSoC VCU DDR控制器
Ti推出面向Zynq UltraScale+ MPSoC的電源參考設(shè)計
Xilinx基于ARM的Zynq-7000和Zynq UltraScale+ MPSoC及RFSoC器件是否存在安全漏洞
Zynq UltraScale+ MPSoC的發(fā)售消息
米爾科技Zynq UltraScale+ MPSoC技術(shù)參考手冊介紹
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十六章 7寸液晶屏顯示實驗
如何調(diào)試 Zynq UltraScale+ MPSoC VCU DDR 控制器?
米爾電子zynq ultrascale+ mpsoc底板外設(shè)資源清單分享
ZYNQ Ultrascale+ MPSoC系列FPGA芯片設(shè)計
Zynq UltraScale+ MPSoC中的隔離方法
Zynq UltraScale+ MPSoC的隔離設(shè)計示例
Zynq UltraScale+ MPSoC驗證數(shù)據(jù)手冊
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十六章7寸液晶屏顯示實驗
評論