瑞薩電子開發(fā)了一種新的內(nèi)存處理器 (PIM) 技術(shù)，用于在低功耗邊緣設(shè)備中加速 AI 推理。用于基于 SRAM 技術(shù)的測(cè)試芯片實(shí)現(xiàn)了 8.8 TOPS/W 的運(yùn)行卷積神經(jīng)網(wǎng)絡(luò) (CNN) 工作負(fù)載，這是最常用于圖像識(shí)別的算法類型。

瑞薩電子現(xiàn)有一代 AI 推理加速器基于其動(dòng)態(tài)可重構(gòu)處理器 (DRP) 架構(gòu)，達(dá)到 1 TOPS/W 量級(jí)，足以在終端節(jié)點(diǎn)實(shí)現(xiàn)實(shí)時(shí)圖像識(shí)別。該公司表示，新的 PIM 技術(shù)在 TOPS/W 方面幾乎提高了一個(gè)數(shù)量級(jí)，并且可能成為在端點(diǎn)實(shí)施增量學(xué)習(xí)的基礎(chǔ)。

內(nèi)存處理器是一種越來(lái)越流行的人工智能推理工作負(fù)載技術(shù)，其中涉及將大量輸入數(shù)據(jù)與權(quán)重因子相乘。在 PIM 設(shè)備中，當(dāng)讀取數(shù)據(jù)時(shí)，在存儲(chǔ)器本身中執(zhí)行乘法累加 (MAC) 操作。

在瑞薩電子設(shè)備中，存儲(chǔ)權(quán)重的存儲(chǔ)單元可以通過(guò)控制單元的輸出開關(guān)與輸入數(shù)據(jù)相乘，從而控制輸出電流。測(cè)量位線中的電流然后有效地將所有輸出加在一起。以這種方式在內(nèi)存中執(zhí)行 MAC 操作，通過(guò)避免不必要的數(shù)據(jù)傳輸，消除了內(nèi)存和處理器之間的瓶頸。

三元SRAM

在接受 EETimes 的獨(dú)家采訪時(shí)，瑞薩電子高級(jí)首席工程師 Koichi Nose 解釋了用于提高精度和降低功耗的新技術(shù)。

“傳統(tǒng)的內(nèi)存處理器技術(shù)無(wú)法為大規(guī)模計(jì)算提供足夠的精度，”Nose 說(shuō)，并強(qiáng)調(diào)了傳統(tǒng)上需要解決的變通辦法，以規(guī)避由工藝變化引起的低可靠性?！岸M(jìn)制數(shù)據(jù)也不足以表達(dá)一些復(fù)雜的神經(jīng)網(wǎng)絡(luò)……它會(huì)導(dǎo)致準(zhǔn)確性下降?！?/p>

新的 PIM 技術(shù)是三元的，這意味著每個(gè)單元都具有三種狀態(tài)：-1、0 或 1。Nose 解釋說(shuō)，這允許表示比二進(jìn)制單元更復(fù)雜的數(shù)據(jù)。

如果三進(jìn)制存儲(chǔ)單元保持+1或-1，則電流可以流入位線，但如果存儲(chǔ)單元存儲(chǔ)0，則沒有電流流動(dòng)，這有助于保持低功耗。

“此外，重量數(shù)據(jù)可以很容易地?cái)U(kuò)展到任意位數(shù)，”Nose 說(shuō)。“神經(jīng)網(wǎng)絡(luò)中的權(quán)重?cái)?shù)據(jù)是多位信息，一個(gè)零或一個(gè)大的正負(fù)值。在二進(jìn)制單元中表達(dá)多位符號(hào)信息很困難。所提出的存儲(chǔ)器電路可以通過(guò)利用三元單元和簡(jiǎn)單的數(shù)字計(jì)算塊的組合來(lái)輕松表達(dá)任意符號(hào)位操作......因?yàn)檫@可以支持每個(gè)用戶所需的不同計(jì)算精度，用戶可以優(yōu)化精度和精度之間的平衡能量消耗?！?/p>

能量消耗

Nose 表示，傳統(tǒng)的 PIM 拓?fù)涫褂?ADC 將位線電流轉(zhuǎn)換為輸出數(shù)據(jù)值，但盡管 ADC 很有效，但它們耗電大且占用寶貴的芯片面積。

瑞薩電子的 PIM 技術(shù)使用標(biāo)準(zhǔn) SRAM 宏中的 1 位讀出放大器作為比較器，與可靈活控制電流的復(fù)制單元（相當(dāng)于存儲(chǔ)單元的當(dāng)前生成部分）結(jié)合使用。將復(fù)制單元電流與三元單元電流進(jìn)行比較有效地檢測(cè)三元單元的電流輸出。

零檢測(cè)器還有助于降低功耗。如果 MAC 運(yùn)算結(jié)果等于 0，則停止比較器的操作以節(jié)省能量。

“在 [典型] 神經(jīng)網(wǎng)絡(luò)電路中，幾乎所有節(jié)點(diǎn)都分配為零；只有少量的神經(jīng)元被激活，大約 1%。所以幾乎所有的計(jì)算結(jié)果都?xì)w零，”Nose 說(shuō)?！凹せ盍銠z測(cè)器電路會(huì)關(guān)閉比較器并有助于降低功耗。通過(guò)將比較器 AD 轉(zhuǎn)換器技術(shù)和零檢測(cè)器技術(shù)相結(jié)合，可以將功耗降低一個(gè)數(shù)量級(jí)?！?/p>

工藝變化

在 SRAM 陣列中，制造工藝的變化經(jīng)常導(dǎo)致故障。由于這些工藝變化，當(dāng)將數(shù)據(jù)寫入具有顯著不同電氣特性的單個(gè)單元時(shí)，就會(huì)出現(xiàn)錯(cuò)誤。

“為了避免這個(gè)問題，我們使用了神經(jīng)網(wǎng)絡(luò)的相同特征——幾乎所有節(jié)點(diǎn)都分配為零，”他說(shuō)?！拔覀兛梢酝ㄟ^(guò)改組數(shù)據(jù)來(lái)避免計(jì)算錯(cuò)誤，以便將零存儲(chǔ)在 [不利] 受影響的單元格中。”

在三進(jìn)制存儲(chǔ)單元中，如果存儲(chǔ)零，則位線中沒有電流流動(dòng)，因此求和結(jié)果不依賴于單元電流。

如何識(shí)別受到不利影響的細(xì)胞？

“我們正在開發(fā)其他一些錯(cuò)誤單元檢測(cè)方法，但在這個(gè)芯片中，我們使用了一種簡(jiǎn)單的方法，”他說(shuō)?！拔覀儨y(cè)量神經(jīng)網(wǎng)絡(luò)的輸出并檢查結(jié)果是否正確，以識(shí)別[不存儲(chǔ)]正確輸出值的錯(cuò)誤單元。”

測(cè)試芯片

Renesas 的 3×3 mm 測(cè)試芯片基于 12nm 工藝技術(shù)構(gòu)建，由四個(gè)集群組成，每個(gè)集群可以同時(shí)運(yùn)行不同的 AI 工藝。在每個(gè)集群中，神經(jīng)網(wǎng)絡(luò)權(quán)重?cái)?shù)據(jù)存儲(chǔ)在 PIM 塊中，MAC 運(yùn)算結(jié)果存儲(chǔ)在標(biāo)準(zhǔn) SRAM 塊中。

測(cè)試芯片包含 4 Mb 的 PIM 計(jì)算內(nèi)存和 1.5 MB 的 SRAM，足以在不使用外部存儲(chǔ)器的情況下評(píng)估緊湊型 CNN。該芯片實(shí)現(xiàn)了8.8 TOPS/W的功率效率。

原型 AI 模塊中的測(cè)試芯片的簡(jiǎn)單演示還結(jié)合了小型電池、微控制器、相機(jī)和其他外圍設(shè)備，表明只需 5 mW 即可實(shí)現(xiàn)用于實(shí)時(shí)人員檢測(cè)的推理。