chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Cadence Voltus-XFi可用于Samsung Foundry的先進 5LPE 工藝技術(shù)

Cadence楷登 ? 來源:Cadence楷登 ? 作者:Cadence楷登 ? 2022-10-14 14:42 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Cadence 和 Samsung Foundry 持續(xù)合作,致力于實現(xiàn)低功耗 IC 設(shè)計和驗證

中國上海,2022 年 10 月 14 日 —— 楷登電子(美國 Cadence 公司,NASDAQ:CDNS)今日宣布,Cadence Voltus-XFi Custom Power Integrity Solution 現(xiàn)已經(jīng)過優(yōu)化和認(rèn)證,可用于 Samsung Foundry 的先進 5LPE 工藝技術(shù)。雙方的共同客戶可以放心地將 Cadence Voltus-XFi 解決方案與 Samsung Foundry 的 PDK 集成,為下一代超大規(guī)模計算、移動、汽車和人工智能應(yīng)用打造卓越的集成電路。

這一最新認(rèn)證是 Cadence 和 Samsung Foundry 之間持續(xù)合作的成果,確??蛻裟軌颢@得所需的先進設(shè)計軟件,利用半導(dǎo)體代工技術(shù)的最新進展打造新的集成電路。Voltus-XFi 解決方案支持 Cadence 智能系統(tǒng)設(shè)計(Intelligent System Design)戰(zhàn)略,旨在實現(xiàn)卓越設(shè)計。

Cadence 推出 Voltus-XFi 解決方案,旨在幫助客戶有效地提取、仿真、分析和調(diào)試集成電路設(shè)計。利用 Samsung Foundry 推薦的設(shè)置,整合后的 EM-IR 集控中心為客戶提供了一個完整的工作流程——從 Cadence 的 Quantus Extraction Solution、Spectre X Simulator 和 Virtuoso ADE Product Suite,到 Virtuoso Layout Suite。

Voltus-XFi 解決方案配備直觀的 EM-IR 結(jié)果瀏覽器,可以匯總 EM-IR 信息,高亮顯示違規(guī)行為,以及詳細(xì)的電阻值、金屬層、寬度和長度信息。之后,可在 Virtuoso Layout 中直接標(biāo)注 EM-IR 結(jié)果,方便工程師識別和修復(fù)問題區(qū)域。

“通過與 Cadence 的長期合作,我們可以為客戶提供強大、領(lǐng)先的集成電路設(shè)計工具,以便在我們最先進的代工工藝上快速、高效地開發(fā)芯片,”三星電子代工設(shè)計技術(shù)團隊副總裁 Sang-Yun Kim 說,“Cadence 和三星之間的合作確??蛻裟軌蚪柚?Voltus-XFi 解決方案,利用我們最新的 5LPE 技術(shù)加速完成設(shè)計?!?/p>

“我們將繼續(xù)與 Samsung Foundry 密切合作,為客戶提供先進的半導(dǎo)體設(shè)計、驗證和制造技術(shù),幫助他們打造出滿足新興應(yīng)用需求的集成電路,”Cadence公司高級副總裁兼定制 IC 與 PCB 事業(yè)部總經(jīng)理 Tom Beckley 說,“Voltus-XFi 解決方案通過了三星的認(rèn)證,今后客戶可以利用三星先進的 5LPE 代工技術(shù)的高性能和低能耗優(yōu)勢,設(shè)計出創(chuàng)新的新型集成電路?!?/p>

審核編輯:彭靜
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    339

    文章

    31192

    瀏覽量

    266317
  • Cadence
    +關(guān)注

    關(guān)注

    68

    文章

    1024

    瀏覽量

    147290
  • 人工智能
    +關(guān)注

    關(guān)注

    1819

    文章

    50287

    瀏覽量

    266826

原文標(biāo)題:Cadence Voltus-XFi 定制化電源完整性解決方案獲得 Samsung Foundry 認(rèn)證,可用于5LPE工藝技術(shù)

文章出處:【微信號:gh_fca7f1c2678a,微信公眾號:Cadence楷登】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    微細(xì)加工工藝集成電路技術(shù)進步途徑

    集成電路單元器件持續(xù)微小型化,是靠從微米到納米不斷創(chuàng)新的微細(xì)加工工藝技術(shù)實現(xiàn)的。
    的頭像 發(fā)表于 04-08 09:46 ?349次閱讀
    微細(xì)加工<b class='flag-5'>工藝</b>集成電路<b class='flag-5'>技術(shù)</b>進步途徑

    半導(dǎo)體制造中刻蝕工藝技術(shù)介紹

    多項目圓片(MPW)與多層光掩模(MLR)顯著降低了掩模費用,而無掩模光刻技術(shù)如電子束與激光直寫,在提升分辨率與產(chǎn)能的同時推動原型驗證更經(jīng)濟高效。刻蝕工藝則向原子級精度發(fā)展,支撐先進制程與三維集成,共同助力集成電路研發(fā)與應(yīng)用降本
    的頭像 發(fā)表于 01-27 11:05 ?746次閱讀
    半導(dǎo)體制造中刻蝕<b class='flag-5'>工藝技術(shù)</b>介紹

    熱壓鍵合工藝技術(shù)原理和流程詳解

    熱壓鍵合(Thermal Compression Bonding,TCB)是一種先進的半導(dǎo)體封裝工藝技術(shù),通過同時施加熱量和壓力,將芯片與基板或其他材料緊密連接在一起。這種技術(shù)能夠在微觀層面上實現(xiàn)材料間的牢固連接,為半導(dǎo)體器件提
    的頭像 發(fā)表于 12-03 16:46 ?3159次閱讀
    熱壓鍵合<b class='flag-5'>工藝</b>的<b class='flag-5'>技術(shù)</b>原理和流程詳解

    芯源EEPROM產(chǎn)品的優(yōu)勢

    CP測試采用華虹128 通道同測技術(shù) 04取得嵌入式非揮發(fā)性內(nèi)存解決方案廠商Cypress 90nm SONOS工藝技術(shù) License 授權(quán) 05多種小型化的封裝類型等行業(yè)中,其中 WLCSP封裝面積僅為 665umx676um泛
    發(fā)表于 11-28 06:43

    半導(dǎo)體先進封裝“Bumping(凸點)”工藝技術(shù)的詳解;

    如有雷同或是不當(dāng)之處,還請大家海涵。當(dāng)前在各網(wǎng)絡(luò)平臺上均以此昵稱為ID跟大家一起交流學(xué)習(xí)! 從事半導(dǎo)體行業(yè)的朋友都知道:隨著半導(dǎo)體工藝逼近物理極限,傳統(tǒng)制程微縮已經(jīng)無法滿足高帶寬、低延遲的需求。這時候,先進封裝技
    的頭像 發(fā)表于 11-10 13:41 ?5551次閱讀
    半導(dǎo)體<b class='flag-5'>先進</b>封裝“Bumping(凸點)”<b class='flag-5'>工藝技術(shù)</b>的詳解;

    半導(dǎo)體“光刻(Photo)”工藝技術(shù)的詳解;

    如有雷同或是不當(dāng)之處,還請大家海涵。當(dāng)前在各網(wǎng)絡(luò)平臺上均以此昵稱為ID跟大家一起交流學(xué)習(xí)! 在半導(dǎo)體行業(yè),光刻(Photo)工藝技術(shù)就像一位技藝高超的藝術(shù)家,負(fù)責(zé)將復(fù)雜的電路圖案從掩模轉(zhuǎn)印到光滑的半導(dǎo)體晶圓上。作為制造過
    的頭像 發(fā)表于 11-10 09:27 ?3482次閱讀
    半導(dǎo)體“光刻(Photo)”<b class='flag-5'>工藝技術(shù)</b>的詳解;

    芯片鍵合工藝技術(shù)介紹

    在半導(dǎo)體封裝工藝中,芯片鍵合(Die Bonding)是指將晶圓芯片固定到封裝基板上的關(guān)鍵步驟。鍵合工藝可分為傳統(tǒng)方法和先進方法:傳統(tǒng)方法包括芯片鍵合(Die Bonding)和引線鍵合(Wire
    的頭像 發(fā)表于 10-21 17:36 ?3027次閱讀
    芯片鍵合<b class='flag-5'>工藝技術(shù)</b>介紹

    SOI工藝技術(shù)介紹

    在半導(dǎo)體行業(yè)持續(xù)追求更高性能、更低功耗的今天,一種名為“SOI(Silicon-On-Insulator)”的工藝技術(shù)逐漸成為行業(yè)焦點。無論是智能手機、自動駕駛汽車,還是衛(wèi)星通信系統(tǒng),SOI技術(shù)都在幕后扮演著關(guān)鍵角色。
    的頭像 發(fā)表于 10-21 17:34 ?2533次閱讀
    SOI<b class='flag-5'>工藝技術(shù)</b>介紹

    Cadence AI芯片與3D-IC設(shè)計流程支持臺積公司N2和A16工藝技術(shù)

    楷登電子(美國 Cadence 公司,NASDAQ:CDNS)近日宣布在芯片設(shè)計自動化和 IP 領(lǐng)域取得重大進展,這一成果得益于其與臺積公司的長期合作關(guān)系,雙方共同開發(fā)先進的設(shè)計基礎(chǔ)設(shè)施,縮短產(chǎn)品
    的頭像 發(fā)表于 10-13 13:37 ?2440次閱讀

    TSV技術(shù)的關(guān)鍵工藝和應(yīng)用領(lǐng)域

    2.5D/3D封裝技術(shù)作為當(dāng)前前沿的先進封裝工藝,實現(xiàn)方案豐富多樣,會根據(jù)不同應(yīng)用需求和技術(shù)發(fā)展動態(tài)調(diào)整,涵蓋芯片減薄、芯片鍵合、引線鍵合、倒裝鍵合、TSV、塑封、基板、引線框架、載帶
    的頭像 發(fā)表于 08-05 15:03 ?3629次閱讀
    TSV<b class='flag-5'>技術(shù)</b>的關(guān)鍵<b class='flag-5'>工藝</b>和應(yīng)用領(lǐng)域

    Cadence擴大與三星晶圓代工廠的合作

    中擴展 Cadence存儲器與接口 IP 解決方案的應(yīng)用范圍。為深化持續(xù)的技術(shù)合作,雙方將利用 Cadence AI 驅(qū)動的設(shè)計解決方案,結(jié)合三星先進的 SF4X、SF4U 和 SF2
    的頭像 發(fā)表于 07-10 16:44 ?1232次閱讀

    中低壓MOS管MDD3404數(shù)據(jù)手冊

    先進溝槽工藝技術(shù)?高密度單元設(shè)計實現(xiàn)超低導(dǎo)通電阻
    發(fā)表于 07-10 14:20 ?0次下載

    中低壓MOS管MDD2300數(shù)據(jù)手冊

    先進溝槽工藝技術(shù)高密度單元設(shè)計實現(xiàn)超低導(dǎo)通電阻
    發(fā)表于 07-09 16:56 ?0次下載

    Cadence攜手臺積公司,推出經(jīng)過其A16和N2P工藝技術(shù)認(rèn)證的設(shè)計解決方案,推動 AI 和 3D-IC芯片設(shè)計發(fā)展

    同時宣布針對臺積公司 N3C 工藝的工具認(rèn)證完成,并基于臺積公司最新 A14 技術(shù)展開初步合作 中國上海,2025 年 5 月 23 日——楷登電子(美國 Cadence 公司,NAS
    的頭像 發(fā)表于 05-23 16:40 ?2007次閱讀

    半導(dǎo)體刻蝕工藝技術(shù)-icp介紹

    ICP(Inductively Coupled Plasma,電感耦合等離子體)刻蝕技術(shù)是半導(dǎo)體制造中的一種關(guān)鍵干法刻蝕工藝,廣泛應(yīng)用于先進集成電路、MEMS器件和光電子器件的加工。以
    的頭像 發(fā)表于 05-06 10:33 ?5663次閱讀