chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Cadence攜手臺(tái)積公司,推出經(jīng)過其A16和N2P工藝技術(shù)認(rèn)證的設(shè)計(jì)解決方案,推動(dòng) AI 和 3D-IC芯片設(shè)計(jì)發(fā)展

Cadence楷登 ? 來源:Cadence楷登 ? 2025-05-23 16:40 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

同時(shí)宣布針對(duì)臺(tái)積公司 N3C 工藝的工具認(rèn)證完成,并基于臺(tái)積公司最新 A14 技術(shù)展開初步合作

中國(guó)上海,2025 年 5 月 23 日——楷登電子(美國(guó) Cadence 公司,NASDAQ:CDNS)近日宣布進(jìn)一步深化與臺(tái)積公司的長(zhǎng)期合作,利用經(jīng)過認(rèn)證的設(shè)計(jì)流程、經(jīng)過硅驗(yàn)證的 IP 和持續(xù)的技術(shù)協(xié)作,加速 3D-IC 和先進(jìn)節(jié)點(diǎn)技術(shù)的芯片開發(fā)進(jìn)程。作為臺(tái)積公司 N2P、N5 和 N3 工藝節(jié)點(diǎn) IP 的領(lǐng)先供應(yīng)商,Cadence 持續(xù)為臺(tái)積公司生態(tài)系統(tǒng)提供卓越的 AI 驅(qū)動(dòng)設(shè)計(jì)解決方案,應(yīng)用涵蓋從小芯片(chiplet)、SoC 到先進(jìn)封裝及 3D-IC 等廣泛領(lǐng)域。這種深度合作涵蓋臺(tái)積公司 N2P 和 A16技術(shù)的認(rèn)證工具和流程,為基于臺(tái)積公司 A14 技術(shù)的相關(guān)合作奠定了基礎(chǔ),并通過擴(kuò)展對(duì)臺(tái)積公司 3DFabric設(shè)計(jì)和封裝的支持,進(jìn)一步釋放 3D-IC 的潛力。此外,基于現(xiàn)有 N3P 設(shè)計(jì)解決方案,Cadence 和臺(tái)積公司正擴(kuò)展面向最近推出的臺(tái)積公司 N3C 技術(shù)的工具認(rèn)證支持。

N2P 和 A16 AI 硅設(shè)計(jì)

Cadence 正憑借面向臺(tái)積公司先進(jìn)N2P和A16工藝技術(shù)的認(rèn)證工具和優(yōu)化 IP,推動(dòng) AI 芯片設(shè)計(jì)領(lǐng)域的創(chuàng)新。為鞏固其在內(nèi)存 IP 領(lǐng)域的領(lǐng)先地位,Cadence 推出面向 N2P、通過 TSMC9000 硅前認(rèn)證的 DDR5 12.8G IP。Cadence數(shù)字、定制/模擬設(shè)計(jì)和熱分析解決方案已通過臺(tái)積公司 N2P 和 A16 技術(shù)認(rèn)證。結(jié)合雙方在 N2P 工藝 AI 驅(qū)動(dòng)數(shù)字設(shè)計(jì)解決方案方面的持續(xù)合作,包括對(duì)大語言模型(LLM)的運(yùn)用,這些技術(shù)進(jìn)展將有助于改善未來工藝節(jié)點(diǎn)的數(shù)字設(shè)計(jì)流程。

領(lǐng)先的汽車解決方案

高級(jí)駕駛輔助系統(tǒng)(ADAS)、自動(dòng)駕駛和軟件定義汽車的快速發(fā)展正推動(dòng)新一代應(yīng)用對(duì)先進(jìn)芯片的需求。Cadence 憑借其面向臺(tái)積公司N5A和N3A工藝的認(rèn)證 IP,正在加速這一技術(shù)發(fā)展過程。Cadence 的高性能設(shè)計(jì) IP 產(chǎn)品組合,包括 LPDDR5X-9600、PCI Express(PCIe)5.0、CXL 2.0、25G-KR 和 10G 多協(xié)議 SerDes,已針對(duì)汽車應(yīng)用進(jìn)行專門優(yōu)化。

擴(kuò)展和升級(jí) 3DFabric 解決方案

Cadence 為臺(tái)積公司 3DFabric提供唯一完整的小芯片(chiplet)設(shè)計(jì)、封裝與系統(tǒng)分析解決方案。為滿足 AI 訓(xùn)練市場(chǎng)的需求,Cadence 正在擴(kuò)展其設(shè)計(jì) IP 產(chǎn)品組合,推出面向 3D-IC 設(shè)計(jì)、通過 TSMC9000 認(rèn)證的 IP,包括基于 N5/N4P 的HBM3E 9.6G、基于 N3P 的硅前 HBM3E 10.4G,以及 Universal Chiplet Express(UCIe)16G N3P 解決方案。此外,Cadence 的 HBM4 測(cè)試芯片已完成預(yù)流片準(zhǔn)備,為 CoWoS-L 鋪平了道路。

Cadence Integrity3D-IC Platform現(xiàn)推出增強(qiáng)功能,通過 3Dblox 參考流程顯著提升結(jié)果質(zhì)量 (QoR)與 3DIC 全流程質(zhì)量控制(QC),同時(shí)實(shí)現(xiàn)全局資源優(yōu)化、芯片封裝協(xié)同設(shè)計(jì)以及先進(jìn)多物理場(chǎng)收斂分析,包括靜態(tài)時(shí)序、電源壓降和熱分析。新增功能包括支持多小芯片(chiplet)設(shè)計(jì)的貫通結(jié)構(gòu)生成,以及用于端到端 3D-IC 規(guī)劃、分區(qū)和優(yōu)化的 AI 驅(qū)動(dòng)工具。

Cadence 的SigrityX技術(shù)和Clarity3D Solver還可通過與Cadence Integrity3D-IC Platform集成,實(shí)現(xiàn)基于 3Dblox 標(biāo)準(zhǔn)的信號(hào)與電源完整性(SIPI)分析的合規(guī)性自動(dòng)化檢查。這種集成流程可使 UCIe 和 HBM 通道的高速 S 參數(shù)提取和瞬態(tài)時(shí)域分析完全實(shí)現(xiàn)自動(dòng)化。此外,Cadence EMXPlanar 3D Solver通過了 N3 認(rèn)證,并且正在進(jìn)行 N2P 認(rèn)證,其仿真精度顯著提升,可滿足先進(jìn)節(jié)點(diǎn) IC 設(shè)計(jì)的嚴(yán)苛要求。

超越摩爾定律技術(shù)創(chuàng)新

利用持續(xù)的超越摩爾定律技術(shù)創(chuàng)新,Cadence 在不斷推動(dòng)技術(shù)擴(kuò)展的邊界。Cadence 的VirtuosoStudio現(xiàn)已支持模擬和射頻設(shè)計(jì)遷移,能夠以可持續(xù)的方式縮短先進(jìn)節(jié)點(diǎn)和射頻節(jié)點(diǎn)的設(shè)計(jì)周轉(zhuǎn)時(shí)間。而且,Cadence 正在推進(jìn)針對(duì)臺(tái)積公司緊湊型通用光電引擎(COUPE)的設(shè)計(jì)解決方案,并通過 GPU 加速計(jì)算、性能增強(qiáng)的臺(tái)積公司云端設(shè)計(jì),實(shí)現(xiàn)新一代效率提升。

“我們與臺(tái)積公司的合作突顯了 Cadence 的承諾,即推動(dòng)創(chuàng)新,助力客戶加快芯片設(shè)計(jì)”,Cadence 高級(jí)副總裁兼數(shù)字與簽核事業(yè)部總經(jīng)理 Chin-Chi Teng說道,“通過提供經(jīng)過認(rèn)證的設(shè)計(jì)流程、經(jīng)過硅驗(yàn)證的 IP 以及對(duì)臺(tái)積公司 N2P、N3 和 N5 等先進(jìn)節(jié)點(diǎn)技術(shù)的支持,我們能支持設(shè)計(jì)人員開發(fā)跨越基礎(chǔ)架構(gòu) AI 和物理 AI 應(yīng)用(包括汽車)的領(lǐng)先解決方案。我們正攜手臺(tái)積公司推動(dòng)技術(shù)擴(kuò)展的邊界,實(shí)現(xiàn)新一代芯片設(shè)計(jì)和封裝的進(jìn)步。”

“我們與 Cadence 等開放創(chuàng)新平臺(tái)(OIP)合作伙伴的持久合作對(duì)于解決半導(dǎo)體設(shè)計(jì)中一些最復(fù)雜的挑戰(zhàn)來說至關(guān)重要”,臺(tái)積公司先進(jìn)技術(shù)業(yè)務(wù)開發(fā)處資深處長(zhǎng)袁立本表示,“通過將臺(tái)積公司的先進(jìn)工藝和 3D 堆疊及封裝技術(shù)與 Cadence 的領(lǐng)先設(shè)計(jì)解決方案相結(jié)合,雙方的共同客戶能夠加快芯片設(shè)計(jì),同時(shí)實(shí)現(xiàn)卓越的性能、功耗和面積優(yōu)化。我們將繼續(xù)共同推動(dòng)技術(shù)變革和創(chuàng)新的突破。”

關(guān)于 Cadence

Cadence 是 AI 和數(shù)字孿生領(lǐng)域的市場(chǎng)領(lǐng)導(dǎo)者,率先使用計(jì)算軟件加速?gòu)墓杵较到y(tǒng)的工程設(shè)計(jì)創(chuàng)新。我們的設(shè)計(jì)解決方案基于 Cadence 的 Intelligent System Design戰(zhàn)略,可幫助全球領(lǐng)先的半導(dǎo)體和系統(tǒng)公司構(gòu)建下一代產(chǎn)品(從芯片到全機(jī)電系統(tǒng)),服務(wù)超大規(guī)模計(jì)算、移動(dòng)通信、汽車、航空航天、工業(yè)、生命科學(xué)和機(jī)器人等領(lǐng)域。2024 年,Cadence 榮登《華爾街日?qǐng)?bào)》評(píng)選的“全球最佳管理成效公司 100 強(qiáng)”榜單。Cadence 解決方案提供無限機(jī)會(huì)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 臺(tái)積電
    +關(guān)注

    關(guān)注

    44

    文章

    5803

    瀏覽量

    176027
  • Cadence
    +關(guān)注

    關(guān)注

    68

    文章

    1011

    瀏覽量

    146787
  • 芯片設(shè)計(jì)
    +關(guān)注

    關(guān)注

    15

    文章

    1153

    瀏覽量

    56657
  • 3DIC
    +關(guān)注

    關(guān)注

    3

    文章

    90

    瀏覽量

    20106
  • chiplet
    +關(guān)注

    關(guān)注

    6

    文章

    493

    瀏覽量

    13579

原文標(biāo)題:Cadence攜手臺(tái)積公司,推出經(jīng)過其 A16 和 N2P 工藝技術(shù)認(rèn)證的設(shè)計(jì)解決方案,推動(dòng) AI 和 3D-IC 芯片設(shè)計(jì)發(fā)展

文章出處:【微信號(hào):gh_fca7f1c2678a,微信公眾號(hào):Cadence楷登】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Cadence公司成功流片第三代UCIe IP解決方案

    推動(dòng)芯片創(chuàng)新的下一波浪潮,Cadence 成功流片第三代通用小芯片互連技術(shù)(UCIe)IP
    的頭像 發(fā)表于 12-26 09:59 ?343次閱讀
    <b class='flag-5'>Cadence</b><b class='flag-5'>公司</b>成功流片第三代UCIe IP<b class='flag-5'>解決方案</b>

    AI重塑EDA,3D-IC成關(guān)鍵戰(zhàn)場(chǎng):Cadence的洞察與應(yīng)變

    電子發(fā)燒友網(wǎng)報(bào)道(文/吳子鵬)當(dāng)摩爾定律逼近物理極限,3D-IC成為延續(xù)算力指數(shù)級(jí)增長(zhǎng)的新選擇;當(dāng)大模型發(fā)展一日千里,AI開始反向定義芯片設(shè)計(jì)與需求。兩條
    的頭像 發(fā)表于 11-27 08:51 ?7405次閱讀

    新思科技LPDDR6 IP已在臺(tái)公司N2P工藝成功流片

    新思科技近期宣布,LPDDR6 IP已在臺(tái)公司 N2P 工藝成功流片,并完成初步功能驗(yàn)證。這一成果不僅鞏固并強(qiáng)化了新思科技在先進(jìn)
    的頭像 發(fā)表于 10-30 14:33 ?1992次閱讀
    新思科技LPDDR6 IP已在臺(tái)<b class='flag-5'>積</b><b class='flag-5'>公司</b><b class='flag-5'>N2P</b><b class='flag-5'>工藝</b>成功流片

    新思科技旗下Ansys仿真和分析解決方案產(chǎn)品組合已通過臺(tái)公司認(rèn)證

    新思科技近日宣布,旗下的Ansys仿真和分析解決方案產(chǎn)品組合已通過臺(tái)公司認(rèn)證,支持對(duì)面向
    的頭像 發(fā)表于 10-21 10:11 ?547次閱讀

    Cadence AI芯片3D-IC設(shè)計(jì)流程支持臺(tái)公司N2A16工藝技術(shù)

    上市周期,以滿足 AI 和 HPC 客戶的應(yīng)用需求。Cadence臺(tái)公司AI 驅(qū)動(dòng)的
    的頭像 發(fā)表于 10-13 13:37 ?2232次閱讀

    【「AI芯片:科技探索與AGI愿景」閱讀體驗(yàn)】+半導(dǎo)體芯片產(chǎn)業(yè)的前沿技術(shù)

    無線通信(CCWC),可以解決傳統(tǒng)芯片內(nèi)采用金屬互連線、硅通孔燈通信的瓶頸,提高芯片的性能和能效,同時(shí)大大縮小面積。 CCWC面臨的挑戰(zhàn): 2、3D堆疊 1)
    發(fā)表于 09-15 14:50

    Cadence基于臺(tái)N4工藝交付16GT/s UCIe Gen1 IP

    我們很高興展示基于臺(tái)電成熟 N4 工藝打造的 Gen1 UCIe IP 的 16GT/s 眼圖。該 IP 一次流片成功且眼圖清晰開闊,為尋
    的頭像 發(fā)表于 08-25 16:48 ?1958次閱讀
    <b class='flag-5'>Cadence</b>基于<b class='flag-5'>臺(tái)</b><b class='flag-5'>積</b>電<b class='flag-5'>N</b>4<b class='flag-5'>工藝</b>交付<b class='flag-5'>16</b>GT/s UCIe Gen1 IP

    力旺NeoFuse于臺(tái)N3P制程完成可靠度驗(yàn)證

    優(yōu)化的先進(jìn)制程,適用于高效能運(yùn)算(HPC)、人工智能(AI)、行動(dòng)裝置及數(shù)據(jù)中心等關(guān)鍵領(lǐng)域。NeoFuse OTP作為力旺首個(gè)在N3P制程完成驗(yàn)證的OTP,再次彰顯力旺在先進(jìn)制程內(nèi)存解決方案的領(lǐng)先地位,為先進(jìn)
    的頭像 發(fā)表于 07-01 11:38 ?1008次閱讀

    新思科技攜手是德科技推出AI驅(qū)動(dòng)的射頻設(shè)計(jì)遷移流程

    新思科技與是德科技宣布聯(lián)合推出人工智能(AI)驅(qū)動(dòng)的射頻設(shè)計(jì)遷移流程,旨在加速?gòu)?b class='flag-5'>臺(tái)公司N6RF
    的頭像 發(fā)表于 06-27 17:36 ?1487次閱讀

    新思科技攜手臺(tái)公司開啟埃米級(jí)設(shè)計(jì)時(shí)代

    新思科技近日宣布持續(xù)深化與臺(tái)公司的合作,為臺(tái)公司的先進(jìn)
    的頭像 發(fā)表于 05-27 17:00 ?1157次閱讀

    Cadence推出DDR5 12.8Gbps MRDIMM Gen2內(nèi)存IP系統(tǒng)解決方案

    楷登電子(美國(guó) Cadence 公司,NASDAQ:CDNS)近日宣布率先推出基于臺(tái)公司
    的頭像 發(fā)表于 05-09 16:37 ?1058次閱讀

    西門子與臺(tái)電合作推動(dòng)半導(dǎo)體設(shè)計(jì)與集成創(chuàng)新 包括臺(tái)N3P N3C A14技術(shù)

    西門子和臺(tái)電在現(xiàn)有 N3P 設(shè)計(jì)解決方案的基礎(chǔ)上,進(jìn)一步推進(jìn)針對(duì)臺(tái)N3C
    發(fā)表于 05-07 11:37 ?1510次閱讀

    Banana Pi 發(fā)布 BPI-AI2N &amp; BPI-AI2N Carrier,助力 AI 計(jì)算與嵌入式開發(fā)

    助力 AI、智能制造和物聯(lián)網(wǎng)行業(yè)的發(fā)展。未來,Banana Pi 將繼續(xù)深化與Renesas的技術(shù)合作,推動(dòng)更多高性能嵌入式解決方案的落地。
    發(fā)表于 03-19 17:54

    Banana Pi 與瑞薩電子攜手共同推動(dòng)開源創(chuàng)新:BPI-AI2N

    對(duì)技術(shù)創(chuàng)新的共同追求,也為開源硬件行業(yè)的發(fā)展帶來了更多可能性。BPI-AI2N & BPI-AI2N Carrier 將在 2025年3
    發(fā)表于 03-12 09:43

    Marvell展示2納米芯片3D堆疊技術(shù),應(yīng)對(duì)設(shè)計(jì)復(fù)雜性挑戰(zhàn)!

    ,成為應(yīng)對(duì)這些挑戰(zhàn)的重要手段。近期,Marvell公司在這一領(lǐng)域取得了重大進(jìn)展,展示了采用臺(tái)電最新2納米制程的矽智財(cái)(IP)
    的頭像 發(fā)表于 03-07 11:11 ?1116次閱讀
    Marvell展示<b class='flag-5'>2</b>納米<b class='flag-5'>芯片</b><b class='flag-5'>3D</b>堆疊<b class='flag-5'>技術(shù)</b>,應(yīng)對(duì)設(shè)計(jì)復(fù)雜性挑戰(zhàn)!