chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學習在線課程
      • 觀看技術視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認識你，還能領取20積分哦，立即完善>

      3天內(nèi)不再提示

      Allegro應用技巧--自動走線延時調(diào)整

      Matin88 ? 來源：LowHuangMakerSpace ? 作者：LowHuangMakerSpace ? 2022-11-21 09:24 ? 次閱讀
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

      在實際的高速電路設計中，我們往往會需要將并行的一組線進行等長，我們希望并行通信的信號從源端出來同時到達終端，避免出現(xiàn)誤碼。

      而在當今的EDA軟件中，各自有各自的處理方法。而對于Allegro(以下簡稱A狗)中，也有這樣一個功能，LowHuang覺得是非常棒的。下面介紹如何實現(xiàn)這一功能。

      一，建立等長群組

      在這里我們說的等長是相對等長，因此我們要用到RelativePropagationDelay這個規(guī)則

      打開A狗--Setup-->Constraint Manager

      be3e2302-692b-11ed-8abf-dac502259ad0.png

      選擇Electrical->Net->RelativePropagation Delay

      be7ef904-692b-11ed-8abf-dac502259ad0.png

      在右邊的表格中，我們選擇要做等長的網(wǎng)絡按SHIFT+單擊

      選中后右擊->Create->MatchGroup

      bec26ca2-692b-11ed-8abf-dac502259ad0.png

      給網(wǎng)絡群組取個名字點OK

      bee8f7e6-692b-11ed-8abf-dac502259ad0.png

      創(chuàng)建完成后這里會多了一個MatchGroup，我們在Delta:Tolerance設計等長群組內(nèi)允許的誤差值，在這里我們設為5Mil

      befff7de-692b-11ed-8abf-dac502259ad0.png

      設置完成后關閉ConstraintManager

      二，自動延時調(diào)整

      回到Allegro中，先將線拉通，拉線的同時我們對于比較短的線盡量留大線間距，因為后面軟件會以最長的為參考，短的線需要繞線

      bf303976-692b-11ed-8abf-dac502259ad0.png

      選擇Router-->Auto interactive delay tune 設置左邊的參數(shù)

      bf69de4c-692b-11ed-8abf-dac502259ad0.png

      設置完成后選擇需要調(diào)整的網(wǎng)絡即MatchGroup的所有網(wǎng)絡 自動調(diào)整后效果如下

      bf998322-692b-11ed-8abf-dac502259ad0.png

      從圖中可以看出，最外的線是最長的，我們沒手動設置最外面那邊線為參考線，軟件會自動以最長的那條為參考，調(diào)整其他線。

      我們再次打開Setup-->ConstraintManager

      選擇我們建的MatchGroup右鍵--》Analyze分析下是否 滿足我們設置的條件紅色的表示滿足條件

      c0ae03f0-692b-11ed-8abf-dac502259ad0.png

      都滿足條件！

      完結 如有不對之處 請指出

      如果覺得好 把Lowhuang推薦給你身邊的朋友吧

      審核編輯：湯梓紅

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。 舉報投訴
      • allegro
        +關注

        關注

        42

        文章

        757

        瀏覽量

        149574
      • 高速電路
        +關注

        關注

        8

        文章

        166

        瀏覽量

        24809

      原文標題：Allegro應用技巧--自動走線延時調(diào)整

      文章出處：【微信號：LowHuangMakerSpace，微信公眾號：LowHuangMakerSpace】歡迎添加關注！文章轉(zhuǎn)載請注明出處。

      收藏 人收藏
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

        評論

        相關推薦
        熱點推薦

        機房布線，上走線、下走線，哪個好？

        初期規(guī)劃走線方式不合理，后期將會花費幾倍的時間來調(diào)整。 一、什么是上走線、下走線? 在數(shù)據(jù)中心項目中，布線系統(tǒng)主流的
        的頭像 發(fā)表于 12-15 11:21 ?111次閱讀
        機房布線，上<b class='flag-5'>走</b><b class='flag-5'>線</b>、下走<b class='flag-5'>線</b>，哪個好？

        揭秘PCB設計生死線：走線寬度、銅厚與溫升如何決定電流承載力？

        一站式PCBA加工廠家今天為大家講講PCB走線與過孔的電流承載能力有受什么影響?PCB走線與過孔的電流承載能力的影響因素。PCB走
        的頭像 發(fā)表于 11-19 09:24 ?695次閱讀
        揭秘PCB設計生死<b class='flag-5'>線</b>：<b class='flag-5'>走</b>線寬度、銅厚與溫升如何決定電流承載力？

        到底DDR走線能不能參考電源層??？

        雖然我看到過DDR的走線參考電源平面也能調(diào)試成功的案例，但是依然不妨礙我還想問：到底DDR走線能不能參考電源層?。?/div>
        的頭像 發(fā)表于 11-11 17:44 ?544次閱讀
        到底DDR<b class='flag-5'>走</b><b class='flag-5'>線</b>能不能參考電源層??？

        技術資訊 I Allegro PCB 設計中布線優(yōu)化

        本文要點作為一名資深的電子設計工程師，在Allegro中將走線優(yōu)化好、散熱調(diào)整好、阻抗控制精準，能夠為后期調(diào)試和改板省下不少心力，好處就不用多說了！上期我們介紹了如何利用約束管理器去約
        的頭像 發(fā)表于 09-12 16:07 ?1w次閱讀
        技術資訊 I <b class='flag-5'>Allegro</b> PCB 設計中布線優(yōu)化

        技術資訊 I Allegro 設計中的走線約束設計

        本文要點在進行時序等長布線操作的時候，在布線操作的時候不管你是走蛇形線還是走折線，約束管理器會自動幫你計算長度、標偏差，通過精確控制走線長度
        的頭像 發(fā)表于 09-05 15:19 ?960次閱讀
        技術資訊 I <b class='flag-5'>Allegro</b> 設計中的<b class='flag-5'>走</b><b class='flag-5'>線</b>約束設計

        Allegro Skill布線功能之RF相鄰銅皮挖空介紹

        射頻走線可以參考更遠的參考平面，從而調(diào)整介質(zhì)厚度，實現(xiàn)所需的阻抗。并且挖空相鄰層可以減少射頻走線與地平面之間的耦合電容，從而降低信號衰減，優(yōu)
        的頭像 發(fā)表于 06-11 17:08 ?2413次閱讀
        <b class='flag-5'>Allegro</b> Skill布線功能之RF相鄰銅皮挖空介紹

        AD7792電流源輸出在走線時，如果走線過長，且走線很細10mil，會導致電流源大小衰減嗎？

        AD7792電流源輸出在走線時，如果走線過長，且走線很細10mil，會導致電流源大小衰減嗎？
        發(fā)表于 06-11 07:22

        Allegro Skill布線功能之調(diào)整差分的線寬線距

        在進行高速PCB設計的過程中，當PCB板的疊層結構發(fā)生變化時，為了保持信號的完整性，我們不得不對高速信號線的線寬進行相應的調(diào)整。那么這種調(diào)整是必要的，因為不同的疊層結構會對信號的阻抗產(chǎn)生影響。手動去
        的頭像 發(fā)表于 06-06 15:46 ?2888次閱讀
        <b class='flag-5'>Allegro</b> Skill布線功能之<b class='flag-5'>調(diào)整</b>差分的線寬<b class='flag-5'>線</b>距

        allegro軟件走線命令下參數(shù)不顯示如何解決

        在PCB設計中，走線命令是頻繁使用的功能之一。執(zhí)行走線命令后，通常會在Options面板中顯示線寬、層、角度等設置選項，用于調(diào)整走
        的頭像 發(fā)表于 06-05 09:30 ?1558次閱讀
        <b class='flag-5'>allegro</b>軟件<b class='flag-5'>走</b><b class='flag-5'>線</b>命令下參數(shù)不顯示如何解決

        Allegro Skill布線功能之切線、切銅、連接布線介紹

        連接的走線，待器件位置調(diào)整完成后，再用“連接布線”功能自動恢復連接，既保持原有布線完整性，又避免重新走線
        的頭像 發(fā)表于 05-26 11:45 ?1807次閱讀
        <b class='flag-5'>Allegro</b> Skill布線功能之切線、切銅、連接布線介紹

        機柜配線架的走線方式

        機柜配線架的走線方式是網(wǎng)絡布線工程中的關鍵環(huán)節(jié)，直接影響機房管理效率、設備散熱性能和后期維護便利性。合理的走線設計需要兼顧功能性、美觀性和可擴展性，以下從規(guī)劃原則、
        的頭像 發(fā)表于 04-28 10:44 ?1534次閱讀
        機柜配線架的<b class='flag-5'>走</b><b class='flag-5'>線</b>方式

        PCB Layout中的三種走線策略

        布線（Layout）是PCB設計工程師最基本的工作技能之一。走線的好壞將直接影響到整個系統(tǒng)的性能，大多數(shù)高速的設計理論也要最終經(jīng)過Layout得以實現(xiàn)并驗證，由此可見，布線在高速PCB設計中
        發(fā)表于 03-13 11:35

        高速信號線走線規(guī)則有哪些

        在高速數(shù)字電路設計中，信號完整性（SI）是確保系統(tǒng)性能和可靠性的核心要素。高速信號線的走線規(guī)則對于維持信號質(zhì)量、減少噪聲干擾以及優(yōu)化時序性能至關重要。本文將深入探討高速信號線走
        的頭像 發(fā)表于 01-30 16:02 ?2334次閱讀

        高速信號走線越短越好嗎為什么

        在高速數(shù)字電路設計中，信號走線的長度是一個至關重要的考量因素。隨著數(shù)據(jù)傳輸速率的不斷提升，信號完整性、時序準確性和系統(tǒng)可靠性等方面的挑戰(zhàn)也隨之增加。本文將深入探討高速信號走線長度優(yōu)化的重要性，解析為何在高速電路中，
        的頭像 發(fā)表于 01-30 15:56 ?1438次閱讀

        PCB走線與電磁兼容：如何巧妙平衡與協(xié)同

        PCB走線，本質(zhì)上是在電路板上通過蝕刻銅箔形成的導線，負責在眾多電子元件之間精準無誤地傳導電流與信號。來與捷多邦小編一起了解PCB走線有多重要吧。
        的頭像 發(fā)表于 12-25 11:15 ?781次閱讀