幾十年來，計(jì)算機(jī)已經(jīng)從占據(jù)整個(gè)房間的機(jī)器縮小到可以戴在手腕上的設(shè)備。研究人員專注于增加單個(gè)計(jì)算機(jī)芯片上晶體管數(shù)量的密度，并且通常依賴 SOC（或片上系統(tǒng)）來降低成本并使設(shè)備更緊湊。但是我們開始接近我們可以將芯片的某些部分做得多小的物理極限，而其他部分在某些用例中也同樣有效，即使它們不是最小的、最前沿的設(shè)計(jì)。

這就是芯片封裝的重要性所在。封裝是在芯片或電路板上連接集成電路的過程，隨著電子設(shè)備的縮小和芯片組件本身變得越來越小，封裝變得越來越復(fù)雜。IBM 于 2021 年宣布了一款組件尺寸僅為 2 納米的芯片。隨著半導(dǎo)體行業(yè)轉(zhuǎn)向新的芯片構(gòu)造方法，封裝技術(shù)的進(jìn)步將變得越來越重要。這種轉(zhuǎn)變的一個(gè)關(guān)鍵部分是小芯片技術(shù)的興起。

對(duì)小芯片的研究表明了計(jì)算的未來可能是什么樣子。有許多新興用例（如訓(xùn)練和運(yùn)行復(fù)雜的 AI基礎(chǔ)模型）可以從新芯片設(shè)計(jì)中受益，而不是專注于構(gòu)建單片 SOC。chiplet 背后的概念有效地將 SOC 分解成多個(gè)復(fù)合部分（如 GPU、CPU、I/O 和內(nèi)存），并構(gòu)建對(duì)特定任務(wù)更有效的 chiplet 系統(tǒng)。

就人工智能而言，你可以構(gòu)建一個(gè)小芯片系統(tǒng)，將處理單元、人工智能加速器和內(nèi)存堆棧結(jié)合在一起，所有這些都在通信和共享數(shù)據(jù)，就好像它們都在同一個(gè)芯片上一樣。

將小芯片從研究轉(zhuǎn)向生產(chǎn)需要克服的最大障礙之一是小芯片在封裝過程中粘合在一起的方式。迄今為止，大多數(shù)設(shè)計(jì)都使用位于金屬焊盤頂部的焊料或焊料和銅的組合將小芯片連接在一起。這些方法導(dǎo)致鍵合在 150 到 30 微米之間，需要非常緊密的焊接才能有效。但是 IBM 和 ASMPT（半導(dǎo)體生產(chǎn)硬件和軟件的主要供應(yīng)商）的一組研究人員一直在研究一種新的方法來結(jié)合小芯片，從而大大減少空間量。

在本周于 2023 年 IEEE 電子元器件與技術(shù)會(huì)議 (ECTC) 上發(fā)表的一篇論文中，1個(gè)研究人員概述了他們的混合鍵合概念。他們的方法在不使用焊料的情況下，將銅和氧化物熔合在只有幾個(gè)原子厚的層中。結(jié)果是小芯片之間的鍵合僅為 0.8 微米左右，比目前正在測(cè)試的其他方法要薄得多。

新的混合鍵合方法有可能增加小芯片之間的數(shù)據(jù)吞吐量，以及可以安裝在給定空間中的小芯片數(shù)量，從而使小芯片系統(tǒng)更像單個(gè) SOC。例如，它對(duì)于將 chiplet 技術(shù)集成到更小的設(shè)備以及提高 chiplet 的性能或其能效具有重大意義。

在團(tuán)隊(duì)的方法中，最艱巨的挑戰(zhàn)是確保粘合牢固，以極小的規(guī)模去除潛在的水分或氣泡。粘合層之間只有三個(gè)水分子就足以破壞層與層之間的連接。消除這種危險(xiǎn)以及氣泡，同時(shí)保持粘合在一起的各層表面清潔——并確保這一過程能夠可靠地一次又一次地進(jìn)行——是該團(tuán)隊(duì)在研究中尋求克服的主要挑戰(zhàn)。

該團(tuán)隊(duì)的方法類似于芯片晶圓的鍵合方式，這是目前的標(biāo)準(zhǔn)行業(yè)慣例——只是規(guī)模相當(dāng)小——他們一直在使用專為芯片到晶圓鍵合而設(shè)計(jì)的 ASMPT 機(jī)器來執(zhí)行他們的測(cè)試。雖然該團(tuán)隊(duì)認(rèn)為他們的方法可以大規(guī)模構(gòu)建小芯片并將其結(jié)合在一起，但在研究 ASMPT 系統(tǒng)的工具方面還需要做更多的工作。

未來的系統(tǒng)將需要新的方法來解決計(jì)算問題，因?yàn)樗鼈冏兊酶訌?fù)雜和多樣化，而小芯片提供了解決這些問題的潛在途徑。通過混合鍵合，創(chuàng)建的系統(tǒng)就好像它們是單個(gè)芯片的一部分一樣，未來變得更加清晰。

審核編輯：劉清