作者：Ron Wilson

要點(diǎn)

經(jīng)濟(jì)形勢刺激了對可編程模擬元件的興趣。

不存在將可編程模擬芯片用于一個系統(tǒng)的設(shè)計流程。

設(shè)計流取決于供應(yīng)商為理解芯片而提供的隱喻（metaphor）。

今后，這些設(shè)計流也許是今天FPGA（現(xiàn)場可編程門陣列）流的混合信號版。

可配置模擬IC已經(jīng)出現(xiàn)了多年，表面看來對市場的影響不及其數(shù)字同胞FPGA（現(xiàn)場可編程門陣列）。不過，當(dāng)前的經(jīng)濟(jì)形勢卻使可編程模擬標(biāo)準(zhǔn)產(chǎn)品的概念突然顯現(xiàn)出吸引力。一些需求能很好地適合這些器件的優(yōu)點(diǎn)：保持在某個產(chǎn)品領(lǐng)域的設(shè)計前沿，不花費(fèi)很多的設(shè)計成本，并且不存在會影響任何一個設(shè)計進(jìn)入量產(chǎn)的最終用戶需求。這樣的日子可能為時不遠(yuǎn)了。
不過，如果可編程模擬時代到來了，仍然有一個很大的問題：這些芯片應(yīng)該采用哪種設(shè)計方法？傳統(tǒng)的直觀式模擬設(shè)計流程（仍需主要依靠試驗(yàn)板試驗(yàn)驗(yàn)證）還有意義嗎？或者用戶會發(fā)現(xiàn)用于FPGA器件的流程（即前端用系統(tǒng)級語言，驗(yàn)證用仿真）可能更適用？答案既復(fù)雜而又有益。

各種架構(gòu)

這種復(fù)雜性的原因之一是，在“可編程模擬”的共有描述下，存在著大量的架構(gòu)。一個極端情況是特定功能芯片，它有高度的用戶可配置能力，而不改變其基本功能。在另一個極端上，有些芯片是FPGA的模擬近親，即有著大量小型的非專用模擬功能塊。兩種極端在結(jié)構(gòu)與功能上都有差別，其意義在于它們有不同的需求。


考慮兩個例子。一個是Lattice半導(dǎo)體公司的可編程電源控制器系列。這些多功能芯片控制著一塊當(dāng)代PCB（印刷電路板）上多個電源的時序與觸發(fā)。多數(shù)情況下，它們是Lattice運(yùn)用自己的可編程邏輯技術(shù)做成的簡單PLD（可編程邏輯器件）。這些芯片亦包括精密ADC、可編程閾值監(jiān)控器以及DAC，用于檢測輸出電壓，并為電源的反饋回路提供精密調(diào)整的電壓。

對另一端，考慮Anadigm公司的FPAA（現(xiàn)場可編程模擬陣列）。這些器件基本上是非專用的元件陣列，用于組裝成開關(guān)電容模擬信號處理電路。FPAA中編程的作用不僅是設(shè)定電路的參數(shù)，也能創(chuàng)建電路的拓?fù)浣Y(jié)構(gòu)。甚至這些產(chǎn)品中的“可編程能力”也有兩種含義。因此設(shè)計者用于處理它們的方法也有差別。

不同的隱喻（metaphor）

芯片開發(fā)者傾向于向用戶隱藏起可編程芯片的結(jié)構(gòu)，而代之以一種隱喻來虛擬化結(jié)構(gòu)。他們希望，這種虛擬化對用戶更熟悉，對要解決的問題更有相關(guān)性。隱喻會隨硅片的結(jié)構(gòu)，以及供應(yīng)商對于客戶與客戶問題的觀點(diǎn)而變化。例如，在數(shù)字PLD的早期，供應(yīng)商將一只PLD的內(nèi)部描述為多組NAND門驅(qū)動大型NOR門輸入端，以后成為了表述邏輯功能的標(biāo)準(zhǔn)方法。
當(dāng)FPGA出現(xiàn)時，其供應(yīng)商初期將其描述為大型的邏輯單元陣列，每個單元都包括一些門和一個觸發(fā)器。這些隱喻都非常接近于芯片的實(shí)際電路?，F(xiàn)在，F(xiàn)PGA已變得如此龐大，隱喻已更抽象。今天，看待FPGA的典型方法是將其當(dāng)作一個空白單子，一個人在上面書寫RTL（寄存器傳輸級）邏輯，有便于布放分配的內(nèi)存塊、DSP（數(shù)字信號處理）塊，以及高速I/O單元。沒人再嘗試使隱喻反映出電路情況。

從供應(yīng)商為自己可編程模擬器件所選擇的隱喻中可以看到一種類似的差別。以Lattice為例，它對自己電源控制器IC的描述用詞接近于芯片上的實(shí)際元件：數(shù)字與模擬輸入、限幅比較器、一只ADC、一個可編程邏輯陣列，以及一組DAC。與之相比，Anadigm公司討論芯片時并不采用大多數(shù)用戶的術(shù)語，如電容、可配置放大器、階梯網(wǎng)絡(luò)或可編程模擬開關(guān)等。該公司描述的是模擬功能塊：運(yùn)放、濾波器，等等。Anadigm公司首席運(yùn)營官Simon Dickinson表示，當(dāng)器件將成為一個較大設(shè)計中一分子時，該公司有時會鼓勵用戶把芯片想象成一個功能固定或具有多功能的黑盒子，而不管其中的內(nèi)容。

一般來說，可編程模擬芯片的功能越專業(yè)，則隱喻就更貼切。不過，如果一種可編程結(jié)構(gòu)是高度自適應(yīng)的，則供應(yīng)商可以采用兩種方案之一：應(yīng)用與其下架構(gòu)無關(guān)的隱喻，如Verilog-A或Spice網(wǎng)表，或隱藏可編程結(jié)構(gòu)的隱喻，僅將其表述成一個參數(shù)化的固定功能芯片。隱喻的重要性在于，是它決定了用戶采用的設(shè)計方法，而不是其中的硅結(jié)構(gòu)。一些案例可以說明這一點(diǎn)。

一些實(shí)例方法

Lattice公司主管電源控制器IC的營銷經(jīng)理Shyam Chandra稱：“人們?nèi)匀徊捎梅至⑿酒刂茝?fù)位信號、看門狗時序，等等。我算了一下，（安森美的產(chǎn)品系列中）僅用于復(fù)位生成的就有400種芯片，市場上肯定有100種熱插拔控制器IC。”因此Lattice選擇了一種編程隱喻方式，使設(shè)計者像在使用一些較小型的固定功能芯片。

在開發(fā)設(shè)計規(guī)格時，Lattice產(chǎn)品的用戶會在數(shù)據(jù)表中搜索他們電路板上的處理器、內(nèi)存、FPGA和其它器件，為每只芯片確定所需上電次序。對這些次序作編譯，就生成了控制器邏輯的完整狀態(tài)圖。但這是一種手工勞動，Chandra警告說：“大約75%的情況下，第一次工作是不正確的。人會出現(xiàn)錯誤，數(shù)據(jù)表規(guī)格中也經(jīng)常會有灰色區(qū)域?！币虼耍琇attice公司提供了一種簡單的編程語言和波形仿真工具，用戶可以對次序作編碼，在不毀壞任何東西的情況下觀察其動作。當(dāng)次序正確時，工具會配置Lattice芯片中的狀態(tài)引擎，使之可以驅(qū)動復(fù)位信號和為電路板提供順序供電的MOSFET門。同樣，Lattice公司還提供了一個輔助工具，用于設(shè)置芯片的微調(diào)與容限檢測電路。通過使用一個已知DC/DC轉(zhuǎn)換器的庫，軟件可獲取用戶的容限和電壓要求，設(shè)定片上比較器與DAC以及所需電阻值，同時監(jiān)控轉(zhuǎn)換器的輸出和驅(qū)動微調(diào)輸入。

標(biāo)準(zhǔn)產(chǎn)品隱喻的概念超出了電源控制領(lǐng)域。在一個不同的市場中，Actel公司提供在Fusion系列FPGA上的可配置AFE（模擬前端）塊。該公司也同樣支持其可編程模擬段的配置，但也同樣懷疑用戶對板級仿真的興趣。該公司一名現(xiàn)場應(yīng)用工程師Mark Nagel說：“我得說，我們只有不到一半的客戶會做任何一種全電路板仿真。在芯片級，我們確實(shí)提供了一種工具，它可以為模擬激勵生成波形，然后將其送入一個ADC模塊，提供用于FPGA邏輯ModelSim仿真的數(shù)字輸出。不過我們的AFE結(jié)構(gòu)相當(dāng)固定。對大多數(shù)人來說，我們的用戶傾向于先考慮分辨率、采樣率等的需求；配置AFE，并作嘗試。你可以用板上元件查詢AFE中的模擬結(jié)點(diǎn)，可以用芯片F(xiàn)PGA部分中的一個Synplicity嵌入邏輯分析儀查看數(shù)字輸出?！币虼耍脩粢话悴挥梅抡婀ぞ哐芯緼FE；他們只仿真數(shù)字邏輯部分。


另外一個例子來自Cypress半導(dǎo)體公司，其PSoC（可編程系統(tǒng)芯片）提供相對豐富的可配置模擬元件陣列，它與一個數(shù)字構(gòu)建塊和一個微控制器核心緊密耦合。Cypress硅結(jié)構(gòu)的通用特性可以確定一種高級語言隱喻，以及一種綜合仿真設(shè)計流。不過該公司選擇了一個不同的方向。Cypress公司現(xiàn)場應(yīng)用工程師Jason Baumbach解釋說：“我們的隱喻法是一個部件目錄，而不是一個可編程模擬陣列。給用戶展示數(shù)千個寄存器對他們沒有幫助。我們是提供一個‘用戶模塊’的目錄，”即芯片上可配置的模擬陣列部分。不過，它們對于用戶來說就是現(xiàn)成的模擬部件。用戶根據(jù)用戶模塊繪出其設(shè)計的模擬部分的邏輯，然后采用Cypress PSoC開發(fā)環(huán)境，就可以直接從邏輯圖進(jìn)入到試驗(yàn)板階段。Baumbach稱：“我們并未看到很多人在使用Spice或Matlab。多數(shù)情況下，他們嘗試做的模擬電路都相當(dāng)簡單?！?br />
其它觀點(diǎn)

多數(shù)情況下，這些公司都不會嘗試提供板級的仿真工具，這些工具可顯示出他們的芯片與電路板上其它電路的工作情況，甚至詳細(xì)仿真出芯片的模擬部分與數(shù)字部分之間的相互作用。用戶的經(jīng)驗(yàn)以及從數(shù)據(jù)表獲得的信息都有助于這個目標(biāo)。Lattice公司的Chandra認(rèn)為：“在電源管理中，仿真意味著讀取并理解邏輯圖?！倍鳦ypress公司則看到了將該公司帶往另一方向的進(jìn)展。PSoC芯片的模擬部分仍然在繼續(xù)變得更為重要?？蛻粽找姘l(fā)現(xiàn)，整體微控制器都可以即時地重新配置模擬陣列。這種能力很有用，但它逐漸削弱了部件目錄式的隱喻。公司產(chǎn)品營銷經(jīng)理Mark Saunders稱：“器件不斷變得更強(qiáng)大。因此我們需要繼續(xù)推動自己的抽象能力?！?br />
與之對照的是，austriamicrosystems AG正在嘗試一種更廣泛的方案，對相對簡單的芯片作仿真。該公司線性與無線產(chǎn)品營銷總監(jiān)Bruce Ulrich解釋說：“我們認(rèn)為有兩種工程師。有一些是正統(tǒng)性偏好者，他們對仿真有一種文化性論點(diǎn)。他們認(rèn)為仿真多少有些不正經(jīng)。但也有一些采用市售現(xiàn)成DC/DC轉(zhuǎn)換器的設(shè)計者并不認(rèn)為自己是專家，他們覺得有一個能幫助自己作開關(guān)頻率與負(fù)載實(shí)驗(yàn)的工具很不錯，因?yàn)槟芸吹桨l(fā)生了什么?！?br />
基于這種看法，該公司在自己的主頁上鏈接了一個Transim技術(shù)公司的WebSim線性仿真引擎版本。該頁面有austriamicrosystems公司各種型號的電源IC、網(wǎng)表捕捉工具、仿真引擎，以及一個生成物料清單的工具。用戶可以在網(wǎng)站上對一個電源子系統(tǒng)作試驗(yàn)，研究其參數(shù)和性能，并獲得一個器件清單。Ulrich強(qiáng)調(diào)說：“它沒有Spice的精度；它是一種線性近似。但已足夠給出一個有關(guān)電路行為的概念，并警告你何時會有開關(guān)問題、噪聲或不穩(wěn)定性問題。”該公司最近增加了網(wǎng)站的功能，但正在考慮一個擴(kuò)展的模型庫，這樣用戶就可以使用該公司產(chǎn)品系列中的其它器件。

Triad半導(dǎo)體公司的情況有所不同。與Cypress公司一樣，該公司也制造結(jié)合了可編程模擬陣列與微控制器的芯片。不過此時，可編程能力采用的是廠家編程形式，而不是現(xiàn)場可編程的閃存單元。Triad公司營銷與技術(shù)銷售副總裁Reid Wender稱，大多數(shù)情況下，該公司的用戶并不是從仿真開始，而是用分立器件作試驗(yàn)板設(shè)計，市售模擬元件作模擬信號路徑，而FPGA作數(shù)字邏輯，還有ARM Cortex M0核心。Wender說：“這些設(shè)計者多數(shù)喜歡用市售元件，他們要求我們的ASIC也滿足這些規(guī)格?！?br />

客戶與Triad公司分享了這個試驗(yàn)板?？蛻羰褂迷摪宓男阅埽xASIC中模擬信號路徑的傳輸函數(shù)。然后，Triad公司的團(tuán)隊使用一個芯片級的仿真工具，配置模擬陣列，使之匹配于客戶試驗(yàn)板的傳輸函數(shù)。Triad公司將這個仿真結(jié)果與客戶分享，設(shè)定一個過孔遮罩，然后配置成排的晶圓，總循環(huán)時間大約為四周。然后，客戶可以將Triad硅片用于自己的試驗(yàn)板，進(jìn)行驗(yàn)證。Wender稱，這個流程中最困難的部分是了解模擬信號處理路徑與在Cortex上運(yùn)行的軟件的整合。他說：“我們一直與Keil合作來仿真混合信號外設(shè)。但最終我們需要一個桌面上的完整模擬/混合信號仿真器，這是某種能夠以低價將Verilog、Spice和軟件仿真置于桌面的東西。我們還在繼續(xù)尋找?！?br />
未來

對未來的觀點(diǎn)來自于佐治亞州技術(shù)學(xué)院的一個持續(xù)的研究項目，Paul Hasler是電子工程與計算機(jī)科學(xué)教授，他對FPAA有十年的研究?，F(xiàn)在的項目包括用大約1000個模擬元件和構(gòu)成100個計算模擬塊的成千個開關(guān)級器件，構(gòu)建大型的陣列。Hasler稱：“這些芯片的容量可能10倍于現(xiàn)有的商用可編程模擬陣列。對于模擬信號處理性能，我們能夠在一只芯片中，放入相當(dāng)于1 teraMAC（萬億次乘法/加法指令） 的信號處理能力，功耗為數(shù)百毫瓦?！盚asler與他的團(tuán)隊已用模擬信號處理的隱喻建立了一個完整的設(shè)計流，沒有芯片設(shè)計的細(xì)節(jié)。Hasler說：“我們最大的芯片之一有大約10萬個可編程參數(shù)。你不可能手工處理這種等級的復(fù)雜性，因此我們對編程采用一種塊級的信號處理隱喻方法?！?br />
即便如此，F(xiàn)PAA的巨大復(fù)雜性還是需要一種類似ASIC的設(shè)計流。試圖在試驗(yàn)板上調(diào)試一個1000只元件的模擬設(shè)計是毫無希望的。因此FPAA流采用了兩級仿真。流程開始于Simulink和計算元件庫，Hasler的團(tuán)隊為它建立了Spice網(wǎng)表。用戶可以在Simulink上作系統(tǒng)仿真，然后轉(zhuǎn)而建立一個Spice網(wǎng)表，后者送至一個芯片編譯器，產(chǎn)生等效于FPGA編程的文件。Hasler說：“我們可以編譯大多數(shù)合法的Spice網(wǎng)表，但并非所有網(wǎng)表都能得到有效的設(shè)計。在Spice級，用戶必須學(xué)習(xí)如何使用工具來做出最佳使用的硅片。在Simulink級，這種工作主要是在庫中完成?！爆F(xiàn)在，該團(tuán)隊正在開發(fā)可以提取Spice網(wǎng)表的工具，可提供開關(guān)級編程文件中的準(zhǔn)確寄生參數(shù)，并且可以做布局與源文件之間的比較工作。Hasler補(bǔ)充說：“將反向標(biāo)注全部返歸Simulink級會有一點(diǎn)復(fù)雜。”

這種流程可能就是未來，哪怕是對簡單得多的元件。Cadence公司混合信號仿真營銷總監(jiān)John Pierce如是說：“傳統(tǒng)方案也不會做得更多了，即使對固定功能器件。當(dāng)把可編程元件集成到系統(tǒng)中，你必須看發(fā)生了什么事，而不只是如何對其編程?！?br />
Pierce繼續(xù)說，還有些問題有待解決。直覺上，一個板級仿真的正確起點(diǎn)應(yīng)是在Matlab或類似工具中。然而，從一個傳輸函數(shù)視圖到一個交換陣列不是件簡單的事。甚至在電路仿真級就會出現(xiàn)問題。他說：“Verilog-A或SystemVerilog都不希望你在運(yùn)行中改變配置寄存器的設(shè)定?！钡?，如果你試圖將配置寄存器和模擬開關(guān)也模型化，成為器件網(wǎng)表的一部分，那么仿真可能迅速膨脹，尤其是采用開關(guān)電容技術(shù)時。Pierce說：“在一個系統(tǒng)環(huán)境中仿真可編程模擬器件的技術(shù)確實(shí)存在。而挑戰(zhàn)在于將它們帶入到我們的Verilog-AMS（模擬/混合信號）領(lǐng)域中?！?br />
審核編輯 黃宇