DRAM產(chǎn)業(yè)在生成式AI中受益匪淺，未來DRAM產(chǎn)業(yè)格局將發(fā)生重大變化。

市場研究公司Omdia最新分析顯示，SK海力士第三季度在DRAM領域的市場份額已達到35%。隨著高帶寬內存（HBM）在人工智能時代（AI）的重要性日益增加，預計DRAM行業(yè)將轉向以質量為中心的“贏者通吃”。

Omdia高級研究員Jung Sung-kong表示，DRAM產(chǎn)業(yè)從生成式AI中受益匪淺，未來DRAM產(chǎn)業(yè)格局將發(fā)生重大變化，在生成式AI蓬勃發(fā)展下，AI和機器學習技術可望成為推動DRAM需求的中長期因素，而HBM市場目前增長顯著。

HBM產(chǎn)品問世至今，HBM技術已經(jīng)發(fā)展至第四代，第五代HBM3E已在路上。隨著AMD、英偉達等推出的GPU競相搭載HBM芯片，HBM正成為HPC軍備競賽的核心。

Omdia研究顯示，從2023年到2027年，DRAM市場收入的年增長率預計為21%，而HBM市場預計將飆升52%。HBM今年在DRAM市場收入中的份額預計將超過10%，到2027年將接近20%。

Jung指出，隨著AI浪潮帶動AI服務器的發(fā)展，全球科技巨頭紛紛競購HBM，盡管HBM制造商計劃明年將產(chǎn)能增加一倍以上，但長達52周的積壓訂單似乎不足以滿足需求。

SK海力士是目前全球唯一量產(chǎn)新一代HBM3產(chǎn)品的供應商。HBM的平均價格比傳統(tǒng)DRAM高5至7倍，更換周期則短了1至2年，SK海力士在DRAM領域的市場份額也因此增加，第三季度的市場份額為35%，創(chuàng)歷史新高。

Omdia預計HBM的需求將繼續(xù)超過供應。此外，從明年開始，DRAM公司可能會越來越關注HBM等高端產(chǎn)品，從而將主流產(chǎn)品置于較低的優(yōu)先級。

報道稱，以往廠商通過專注于高需求產(chǎn)品來獲得成本競爭力，從而增強業(yè)務競爭力，這種做法也有望改變。由于HBM屬于優(yōu)質產(chǎn)品，其良率不易提高，因此保證質量對于擴大市場供應至關重要。

AI熱潮下，存力站上風口，美光總裁兼CEO梅赫羅特拉更放出“AI即內存”的豪言——“當你展望未來時，它就等于人工智能，而人工智能等于內存?！?/p>

在所有存儲芯片中，HBM被看做是“最適用于AI訓練、推理的存儲芯片”。

HBM打破內存帶寬及功耗瓶頸。其主要基于與處理器相同的“Interposer”中介層互聯(lián)實現(xiàn)近存計算，顯著減少數(shù)據(jù)傳輸時間，且節(jié)省布線空間。而基于TSV工藝的堆疊技術則顯著提升了帶寬，并降低功耗和封裝尺寸。更有數(shù)據(jù)顯示，3D TSV工藝較傳統(tǒng)POP封裝形式節(jié)省了35%的封裝尺寸，降低了50%功耗，并且對比帶來8倍帶寬提升。

HBM正成為HPC軍備競賽的核心。算力需求井噴疊加產(chǎn)能受限，HBM價格高增，市場規(guī)模高速增長。從成本端來看， HBM平均售價至少是DRAM三倍；而此前受ChatGPT的拉動同時受限產(chǎn)能不足，HBM價格一路上漲，與性能最高的DRAM相比，HBM3的價格上漲了五倍。

落實到產(chǎn)業(yè)鏈環(huán)節(jié)上，HBM將拉動上游設備及材料用量需求提升。

TSV需求將增長帶動電鍍市場增長

TSV（Through-Silicon-Via，先進封裝工藝中的重要一環(huán)）為HBM核心工藝，HBM需要通過TSV來進行垂直方向連接，該環(huán)節(jié)成本占比接近30%。

進一步來看，TSV通孔填充對性能至關重要，銅為主流填充材料。TSV加工流程包括孔成型、沉積絕緣層、減薄、電鍍、CMP等。其中，銅憑借其超低電阻率和成本，被認為是最合適的填充材料。

TSV成本結構中通孔填充占比25%，先進封裝驅動電鍍市場持續(xù)增長。TSV工藝中，通孔蝕刻占比最高，為44%，其次為通孔填充和減薄，分別為25%和24%。TECHCET預計先進封裝和高端互聯(lián)應用中，電鍍材料全球市場規(guī)模2022年接近10億美元，到2026年預計超過12億美元。

目前，英偉達H100GPU訂單已排至2024年，CoWos成HBM重要瓶頸。HBM的高焊盤數(shù)和短跡線長度需要2.5D先進封裝技術，以實現(xiàn)密集的短連接。而全球先進的封裝廠商雖可以提供類似于CoWos的解決方案，但硅中介層仍需外購，這也進一步加大了AI芯片廠商對臺積電CoWos的需求。

帶動測試、固晶設備需求增長

HBM需要進行KGSD（KnownGoodStackedDie）測試，拉動測試需求。傳統(tǒng)的DRAM測試流程包括晶圓級和封裝級測試，晶圓級測試由老化測試、冷/熱測試和修復組成，而HBM需要進行額外的預鍵合測試，以檢測電路中的缺陷。除此以外，針對HBM中的TSV、散熱問題均需要進行額外的測試，而HBM底部的Basedie也需要進行邏輯芯片的測試，測試需求相較于傳統(tǒng)DRAM大幅增加。且由于HBM的I/O密度遠大于DRAM，測試方案也需要重新開發(fā)。

隨著存儲芯片的制造節(jié)點不斷縮小，封裝尺寸和凸點間距也需要相應縮小，TCB/混合鍵合技術正在得到越來越多的青睞。混合鍵合推動鍵合步驟和設備單價增加。

審核編輯：劉清