Plunify？基于機器學習技術(shù)的現(xiàn)場可編程門陣列（FPGA）時序收斂和性能優(yōu)化軟件供應商，今天推出了Kabuto？可最大限度地減少和消除性能錯誤。

Kabuto完美的配合了Plunify的InTime？時序收斂和性能優(yōu)化功能以解決各個行業(yè)關鍵設計問題，包括了數(shù)據(jù)中心，高級駕駛員輔助系統(tǒng)和高頻交易等市場。 Plunify的首席執(zhí)行官兼聯(lián)合創(chuàng)始人黃翰華（Harnhua Ng）的評論說：“我們的機器學習功能用于時序收斂和優(yōu)化FPGA的設計可使我們的用戶能夠勝過其競爭對手。

Plunify將在美國德克薩斯州奧斯汀的奧斯汀會議中心的設計自動化大會（DAC）上展出，日期：6月19 - 21日，時間：上午10點至下午6點，展位號1631號展位，期間將持續(xù)提供其完整產(chǎn)品組合的演示。

介紹Kabuto修復RTL代碼性能

日本術(shù)語Kabuto“頭盔”通過推薦基于定時路徑和RTL代碼分析的寄存器傳輸級（RTL）代碼修復來保護FPGA設計免受性能錯誤的影響。它讀取關鍵路徑信息并確定相應的源代碼段，分析它們，然后提出RTL修復。

例如，Kabuto判斷確定需要pipeline流水設計，建議要修改的確切的代碼行，并確保正確檢查依賴關系。與linting工具不同，Kabuto建議在錯誤的時序路徑上如何修正寄存器傳輸級（RTL）代碼。

InTime添加額外功能

隨著FPGA和設計流程變得越來越復雜，關鍵時序和性能問題的數(shù)量和難度呈指數(shù)級增長。 InTime時序收斂和性能優(yōu)化使用獨特的數(shù)據(jù)驅(qū)動方法來解決這些挑戰(zhàn)，并幫助工程組實現(xiàn)其時序設計目標。InTime學習并推斷出最佳的工具參數(shù)，如綜合選項，地點和路線選項以及放置位置使用于設計里。InTime通過使用統(tǒng)計建模和機器學習功能從數(shù)據(jù)中洞察和提取最優(yōu)參數(shù)以提高結(jié)果質(zhì)量。

最新版本提供了改進的時序控制和性能功能。自動放置功能現(xiàn)在支持Quartus Prime Pro17.0，Quartus 17.0，Vivado 2017.1。 InTime可在用戶的服務器或云計算環(huán)境中完全自動化運行。

最新的功能使客戶能夠不止構(gòu)建自己的專有設計數(shù)據(jù)庫，在確保工程團隊在使用InTime更多的同時，該組學習數(shù)據(jù)庫將變得更聰明和智能，進一步加快了設計時序收斂的時間。

雖然InTime主要用于時序收斂，但Plunify的算法也可以應用于關鍵變量，如功耗和面積的優(yōu)化。

發(fā)貨和價格

· InTime以及Kabuto的測試版本可隨時發(fā)貨。

· 可應要求提供。

Plunify在許多不同類型的FPGA設計中與各個工程組都有成功的案列和記錄，包括了在澳大利亞，中國，印度，日本，新加坡和美國都有銷售，同時各種客戶服務選項，包括現(xiàn)場培訓、熱線支持和咨詢服務。

關于Plunify

Plunify的解決方案使設計人員能夠滿足FPGA設計性能目標，縮短產(chǎn)品上市時間并降低開發(fā)成本而不影響現(xiàn)有工作流程。它通過機器學習技術(shù)解決復雜的芯片設計時序和性能問題，適用于各種市場，包括數(shù)據(jù)中心應用和諸如高級駕駛輔助系統(tǒng)（ADAS）和高頻交易（HFT）等應用。 Plunify的產(chǎn)品組合包括EDAxtend？芯片設計平臺，InTime時序收斂工具和Kabuto RTL性能顧問工具。