AMD Vivado Design Suite 2024.2全新推出
AMD Vivado Design Suite 2024.2 全新推出，使用 AMD Versal Adaptive SoC 進(jìn)行設(shè)計(jì)的重大改進(jìn)。此版本為 AMD Versal 自適應(yīng) SoC 設(shè)計(jì)體驗(yàn)提供了主要增強(qiáng)功能。新的易用功能適用于所有系列，包括 IP 流、AMD MicroBlaze V 處理器 IP 和 Dynamic Function eXchange (DFX)。
版本功能亮點(diǎn)
適用于所有 Versal 器件的快速布局布線
新的基于分區(qū)的布局和并行布局布線算法
減少擁塞以提高可布線性
為 Versal Adaptive SoC 啟用頂層 RTL 流程
從頂層 RTL 配置 NoC 和收發(fā)器等關(guān)鍵組件
繞過(guò) IP 集成器，簡(jiǎn)化復(fù)雜設(shè)計(jì)的流程
快速啟動(dòng) Versal 處理系統(tǒng)
首先啟動(dòng) PS，并延遲配置可編程邏輯
使用 DDR 快速啟動(dòng)操作系統(tǒng)，滿足啟動(dòng)順序要求
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
amd
+關(guān)注
關(guān)注
25文章
5703瀏覽量
140365 -
布線
+關(guān)注
關(guān)注
9文章
833瀏覽量
86246 -
design
+關(guān)注
關(guān)注
0文章
165瀏覽量
48048 -
Vivado
+關(guān)注
關(guān)注
19文章
860瀏覽量
71371
原文標(biāo)題：AMD Vivado? Design Suite 2024.2 現(xiàn)已推出！
文章出處：【微信號(hào)：gh_2d1c7e2d540e，微信公眾號(hào)：XILINX開(kāi)發(fā)者社區(qū)】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
AMD Versal CPM5 QDMA Gen4x8 ST Only Performance Design CED示例
本篇博文演示了在AMD Vivado Design Suite 2024.1 中生成 CPM5_QDMA_Gen4x8_ST_Only_Performance_
【請(qǐng)教】FPGA燒錄軟件工具二次開(kāi)發(fā)問(wèn)題
請(qǐng)教各位大佬：
Vivado 2018.3和Pango Design Suite 2025.1 這兩款FPGA燒錄軟件工具能夠二次開(kāi)發(fā)嗎？實(shí)現(xiàn)上位機(jī)控制軟件調(diào)用它們，實(shí)現(xiàn)自動(dòng)化的FPGA測(cè)試程序燒錄和燒錄成功的反饋信號(hào)。
發(fā)表于 03-17 16:34
AMD Power Design Manager 2025.2版本現(xiàn)已發(fā)布
AMD Power Design Manager 2025.2 版本現(xiàn)已發(fā)布，并正式支持第二代 AMD Versal AI Edge 系列器件和第二代 Prime 系列器件。
AMD Vivado Design Suite 2025.2版本現(xiàn)已發(fā)布
AMD Vivado Design Suite 2025.2 版本現(xiàn)已發(fā)布，新增對(duì) AMD Versal 自適應(yīng) SoC 的設(shè)計(jì)支持，包含新
亞馬遜云科技推出Amazon Quick Suite，引領(lǐng)Agentic AI驅(qū)動(dòng)的工作新范式
科技推出的Agentic AI應(yīng)用，幫助員工轉(zhuǎn)變獲取信息洞察的方式，開(kāi)展深度研究、自動(dòng)化任務(wù)、數(shù)據(jù)可視化，并橫跨多個(gè)應(yīng)用執(zhí)行任務(wù)。 Amazon Quick Suite可連接包括內(nèi)部知識(shí)庫(kù)（如wiki
AMD Vivado設(shè)計(jì)套件2025.1版本的功能特性
隨著 AMD Spartan UltraScale+ 系列現(xiàn)已投入量產(chǎn)，解鎖其功能集的最快途徑便是采用最新 AMD Vivado 工具版本（ 2025.1 或更高版本）和全新操作指南資
AMD Vivado ChipScope助力硬件調(diào)試
許多硬件問(wèn)題只有在整個(gè)集成系統(tǒng)實(shí)時(shí)運(yùn)行的過(guò)程中才會(huì)顯現(xiàn)出來(lái)。AMD Vivado ChipScope 提供了一套完整的調(diào)試流程，可在系統(tǒng)運(yùn)行期間最大限度提升對(duì)可編程邏輯的觀測(cè)能力，助力設(shè)計(jì)調(diào)試。
如何在AMD Vitis Unified 2024.2中連接到QEMU
在本篇文章我們將學(xué)習(xí)如何在 AMD Vitis Unified 2024.2 中連接到 QEMU。 這是本系列的第 2 篇博文。要了解如何設(shè)置和使用 QEMU + 協(xié)同仿真，請(qǐng)參閱開(kāi)發(fā)者分享｜在 AMD Versal 自適應(yīng) S
在AMD Versal自適應(yīng)SoC上使用QEMU+協(xié)同仿真示例
Cortex A72 (QEMU) 上運(yùn)行的固件進(jìn)行仿真，該固件會(huì)訪問(wèn)當(dāng)前 AMD Vivado Design Suite 仿真中正在進(jìn)行仿真的 PL 中的 IP。本文將使用 Ver
Vivado無(wú)法選中開(kāi)發(fā)板的常見(jiàn)原因及解決方法
在使用 AMD Vivado Design Suite 對(duì)開(kāi)發(fā)板（Evaluation Board）進(jìn)行 FPGA 開(kāi)發(fā)時(shí)，我們通常希望在創(chuàng)建工程時(shí)直接選擇開(kāi)發(fā)板，這樣
AMD Power Design Manager 2025.1現(xiàn)已推出
AMD Power Design Manager 2025.1 版（PDM）現(xiàn)已推出——增加了對(duì)第二代 AMD Versal AI Edge 和 第二代 Versal Prime 系列
使用AMD Vitis Unified IDE創(chuàng)建HLS組件
這篇文章在開(kāi)發(fā)者分享｜AMD Vitis HLS 系列 1 - AMD Vivado IP 流程（Vitis 傳統(tǒng) IDE） 的基礎(chǔ)上撰寫(xiě)，但使用的是 AMD Vitis Unifie
AMD Vivado Design Suite 2025.1現(xiàn)已推出
AMD Vivado Design Suite 2025.1 現(xiàn)已推出，支持 AMD Spart
如何使用AMD Vitis HLS創(chuàng)建HLS IP
本文逐步演示了如何使用 AMD Vitis HLS 來(lái)創(chuàng)建一個(gè) HLS IP，通過(guò) AXI4 接口從存儲(chǔ)器讀取數(shù)據(jù)、執(zhí)行簡(jiǎn)單的數(shù)學(xué)運(yùn)算，然后將數(shù)據(jù)寫(xiě)回存儲(chǔ)器。接著會(huì)在 AMD Vivado D
如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果
本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果（以 Vivado
評(píng)論