在本篇文章我們將學(xué)習(xí)如何在 AMD VitisUnified 2024.2 中連接到 QEMU。 這是本系列的第 2 篇博文。要了解如何設(shè)置和使用 QEMU + 協(xié)同仿真，請參閱開發(fā)者分享｜在 AMD Versal 自適應(yīng) SoC 上使用簡單的 QEMU + 協(xié)同仿真示例。

創(chuàng)建 Vitis 工作空間

本篇文章使用的是 Vitis Unified 2024.2 來生成工作空間。此處使用的 XSA 與上一篇博客使用的相同。本文將創(chuàng)建一個“Empty Application”模板，并導(dǎo)入簡單代碼以測試 AXI GPIO。

您可遵循此處的教程，這些教程有助于您在 Vitis Unified IDE 中使用嵌入式流程：

https://github.com/Xilinx/Vitis-Tutorials/tree/2024.1/Embedded_Software/Getting_Started

在本博客中已附上此處使用的代碼。以下顯示一段片段用于演示：

如您所見，只將 32 位值 0x12345678 寫入 AXI GPIO 的數(shù)據(jù)寄存器。

連接 QEMU

使用上一篇博客中的步驟啟動 QEMU。用戶可以留意 QEMU 中的 TCF 連接：

此處可以連接到 localhost 的端口 9000。

選擇“Vitis -> XSDB Console”打開 XSDB 控制臺，連接到 QEMU，并確保目標(biāo)可見。

? ? ?

使用“connect -list”獲取連接。我們需要使用此元數(shù)據(jù)連接到目標(biāo)連接。

設(shè)置目標(biāo)連接

使用以上 connect -list 命令獲取的端口搭配“Vitis -> Target Connections”中的 localhost (127.0.0.1)。

下載用戶應(yīng)用 ELF 文件

我們將連接到啟動配置中運(yùn)行中的目標(biāo)。因此，需要手動下載 ELF，并將斷點(diǎn)設(shè)置在 main() 處。并且，由于當(dāng)前使用 PLM 來燒錄器件，因此不存在對應(yīng) Cortex A72 的分區(qū)。因此，此處理器將保持置于復(fù)位。

我們需要使其解復(fù)位。在 OCM 中放置一個啟動循環(huán) (0x14)。

設(shè)置啟動配置

我將連接到以上創(chuàng)建的目標(biāo)連接，并將“Target Setup Mode”設(shè)置為“Attach to running target”。

這將跳轉(zhuǎn)至調(diào)試透視圖。由于我們尚未命中位于 Main 處的斷點(diǎn)，因此您將看到啟動代碼。

注釋：請確保您高亮正確的目標(biāo)，因?yàn)樗赡芤亚袚Q到不同的處理器目標(biāo)。

如果您點(diǎn)擊“Continue”，那么應(yīng)該會命中位于 main() 處的斷點(diǎn)。

如果在 While 循環(huán)中設(shè)置斷點(diǎn)以寫入 AXI GPIO，即可在 AMD VivadoDesign Suite 仿真器中的 WDATA 管腳上看到傳輸事務(wù)：

注釋：如果您想要將更多其他信號添加到波形圖中，可以更新仿真目錄中的 Tcl 文件。

例如，在此處添加了 AXI GPIO 接口信號：

如果重新運(yùn)行應(yīng)用代碼，即可在這些端口上看到所期望的如下輸出：