中國(guó)上海，2018年 4月 11日– 楷登電子（美國(guó) Cadence公司，NASDAQ： CDNS）今日正式發(fā)布Cadence? Virtuoso?定制 IC設(shè)計(jì)平臺(tái)的技術(shù)升級(jí)和擴(kuò)展，進(jìn)一步提高電子系統(tǒng)和 IC設(shè)計(jì)的生產(chǎn)力。新技術(shù)涉及Virtuoso 系列幾乎所有產(chǎn)品，旨在為系統(tǒng)工程師提供更穩(wěn)健的設(shè)計(jì)環(huán)境和生態(tài)系統(tǒng)，助其實(shí)現(xiàn)并分析復(fù)雜芯片、封裝、電路板和系統(tǒng)。

增強(qiáng)版 Virtuoso系統(tǒng)設(shè)計(jì)平臺(tái)

Virtuoso平臺(tái) 2018全新內(nèi)容中，最重要的是去年發(fā)布且榮獲獎(jiǎng)項(xiàng)的 Virtuoso System Design Platform，基于全面升級(jí)和擴(kuò)展的Virtuoso系統(tǒng)設(shè)計(jì)平臺(tái)，設(shè)計(jì)師可以無(wú)縫編輯并分析最復(fù)雜的異構(gòu)系統(tǒng)。封裝、光電、IC模擬與 RF工程師皆可在同一個(gè)平臺(tái)上操作并充分使用 Virtuoso平臺(tái)深具信任的完整設(shè)計(jì)應(yīng)用。

新系統(tǒng)設(shè)計(jì)環(huán)境的核心是集合了多項(xiàng)新技術(shù)允許設(shè)計(jì)師在同一平臺(tái)下對(duì)不同工藝不同技術(shù)的設(shè)計(jì)進(jìn)行同步編輯。同時(shí)該系統(tǒng)設(shè)計(jì)平臺(tái)與 Cadence SIP Layout方案以及Sigrity? 分析技術(shù)實(shí)現(xiàn)無(wú)縫互聯(lián)，為設(shè)計(jì)師提供完整的“芯片至電路板”設(shè)計(jì)工具。

Virtuoso高階節(jié)點(diǎn)設(shè)計(jì)與布局

全新發(fā)布的Virtuoso 平臺(tái)中，Cadence采用了創(chuàng)新的高階節(jié)點(diǎn)技術(shù)，實(shí)現(xiàn)從 22nm 到 5nm所有工藝的設(shè)計(jì)加速。通過與領(lǐng)先代工廠、生態(tài)系統(tǒng)合作伙伴及客戶的緊密合作，Cadence研發(fā)出可以利用創(chuàng)新方法自動(dòng)管理工藝復(fù)雜度的先進(jìn)技術(shù)，幫助設(shè)計(jì)師更加專注于設(shè)計(jì)目標(biāo)。在電路設(shè)計(jì)和分析方面，針對(duì)FinFET 設(shè)計(jì)開發(fā)的先進(jìn)統(tǒng)計(jì)算法可以在設(shè)計(jì)早期發(fā)現(xiàn)工藝參量變化引起的電路性能波動(dòng)，將工藝參量變化對(duì)設(shè)計(jì)影響的分析時(shí)間減少約20%。

布局設(shè)計(jì)方面，一種獨(dú)特的多網(wǎng)格系統(tǒng)可以提取最新7nm 和5nm 工藝的復(fù)雜設(shè)計(jì)規(guī)則，同時(shí)允許設(shè)計(jì)師增加布局和布線技術(shù)的使用，大幅提升布局設(shè)計(jì)的生產(chǎn)力。在7nm 節(jié)點(diǎn)下，上述優(yōu)化可將布局工作量減少3 倍以上。

Virtuoso先進(jìn)設(shè)計(jì)方法學(xué)與自動(dòng)化

Cadence研發(fā)了多項(xiàng)提升模擬設(shè)計(jì)和分析的技術(shù)。通過與Cadence Spectre?電路仿真器集成，并采用先進(jìn)分析技術(shù)減少設(shè)計(jì)迭代，Virtuoso模擬設(shè)計(jì)環(huán)境（ADE）的仿真吞吐量提升高達(dá) 3 倍。Virtuoso ADE Verifier也加入了專屬新功能，匯集了跨領(lǐng)域電氣規(guī)范，使實(shí)現(xiàn)標(biāo)準(zhǔn)合規(guī)（ISO 26262 等標(biāo)準(zhǔn)）的難度降低了約 30%。

憑借保障電路完整性和性能的一系列專屬設(shè)計(jì)技術(shù)，Virtuoso布局環(huán)境正從“電氣感知布局”進(jìn)化為業(yè)界首個(gè)“電氣和仿真驅(qū)動(dòng)”的布局方式。全新仿真驅(qū)動(dòng)布局可以解決關(guān)鍵電路和高階節(jié)點(diǎn)設(shè)計(jì)中的許多電遷移（EM）和寄生問題。為了提高布局的自動(dòng)化水平，新環(huán)境加入了多項(xiàng)針對(duì)層次化版圖規(guī)劃的突破性技術(shù)，以及全新的布局和布線自動(dòng)化技術(shù)，大幅提高布局設(shè)計(jì)生產(chǎn)力，并縮短布局時(shí)間。

鑒于當(dāng)今芯片的復(fù)雜程度愈演愈烈，其中一個(gè)很大的設(shè)計(jì)難題是如何將布局任務(wù)在設(shè)計(jì)團(tuán)隊(duì)間進(jìn)行合理分配。增強(qiáng)版Virtuoso 平臺(tái)加入了創(chuàng)新的并行實(shí)時(shí)團(tuán)隊(duì)設(shè)計(jì)編輯功能，允許團(tuán)隊(duì)對(duì)布局任務(wù)進(jìn)行分配并探索各種假設(shè)情形。這一功能對(duì)設(shè)計(jì)規(guī)則檢查（DRC）的修改、芯片完成和人工布線都十分有用。

Cadence預(yù)計(jì)，電氣驅(qū)動(dòng)布線和走線編輯、實(shí)時(shí)設(shè)計(jì)編輯與革命性設(shè)計(jì)規(guī)劃技術(shù)的全新布局環(huán)境可以將生產(chǎn)力提升達(dá) 50%。

“在Bosch，當(dāng)我們?cè)O(shè)計(jì)關(guān)鍵任務(wù)的系統(tǒng)時(shí)，可靠性是我們的第一考量。我們對(duì)EDA 工具的要求是，其不僅能幫助我們的工程師高效地設(shè)計(jì)、分析、布排電路，達(dá)到可靠性標(biāo)準(zhǔn)，而且還不能拖累項(xiàng)目的整體生產(chǎn)力，”Bosch公司 EDA 高級(jí)項(xiàng)目經(jīng)理G?ran Jerke 表示?！巴ㄟ^與Cadence 的長(zhǎng)期合作，我們?cè)谶^去的電氣感知布局和最新的電氣驅(qū)動(dòng)布局方面都取得了寶貴成果?！?/p>

“我們的目標(biāo)是向客戶提供最完整的解決方案，通過貫通芯片、封裝、模組和電路板等各設(shè)計(jì)領(lǐng)域的無(wú)縫互聯(lián)流程，幫助客戶更好地設(shè)計(jì)并驗(yàn)證包括模擬、混合信號(hào)、RF和光電產(chǎn)品在內(nèi)的各種異構(gòu)系統(tǒng)，” Cadence 公司資深副總裁兼定制IC 和PCB 事業(yè)部總經(jīng)理Tom Beckley 表示?！叭耉irtuoso平臺(tái)是在大獲成功的Virtuoso 電氣感知設(shè)計(jì)布局套件基礎(chǔ)之上開發(fā)而成的，它突破性的分析功能與電氣驅(qū)動(dòng)布局功能可以提升設(shè)計(jì)實(shí)現(xiàn)的可靠性。此外，它還能支持包括5nm 節(jié)點(diǎn)在內(nèi)的最先進(jìn)工藝技術(shù)。通過與領(lǐng)先代工廠、生態(tài)系統(tǒng)合作伙伴和客戶展開合作，我們成功實(shí)現(xiàn)了定制和仿真設(shè)計(jì)方法學(xué)的大幅增強(qiáng)?！?/p>

關(guān)于楷登電子 Cadence

Cadence公司致力于推動(dòng)電子系統(tǒng)和半導(dǎo)體公司設(shè)計(jì)創(chuàng)新的終端產(chǎn)品，以改變?nèi)藗兊墓ぷ?、生活和娛樂方式?？蛻舨捎?Cadence的軟件、硬件、IP和服務(wù)，覆蓋從半導(dǎo)體芯片到電路板設(shè)計(jì)乃至整個(gè)系統(tǒng)，幫助他們能更快速向市場(chǎng)交付產(chǎn)品。Cadence公司創(chuàng)新的“系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)” （SDE）戰(zhàn)略，將幫助客戶開發(fā)出更具差異化的產(chǎn)品，無(wú)論是在移動(dòng)設(shè)備、消費(fèi)電子、云計(jì)算、汽車電子、航空、物聯(lián)網(wǎng)、工業(yè)應(yīng)用等其他的應(yīng)用市場(chǎng)。Cadence公司同時(shí)被財(cái)富雜志評(píng)選為“全球年度最適宜工作的100家公司”之一。