高 I/O、低功耗及先進的安全功能，適用于成本敏感型邊緣應(yīng)用

AMD 很高興宣布，Spartan UltraScale+ 成本優(yōu)化型系列的首批器件現(xiàn)已投入量產(chǎn)！三款最小型的器件——SU10P、SU25P 和 SU35P，已開放訂購，并在 AMD Vivado 設(shè)計套件 2025.1 中提供量產(chǎn)器件支持。

AMD 成本優(yōu)化型產(chǎn)品組合中的這一新品專為需要高 I/O、低功耗和先進安全功能的成本敏感型邊緣應(yīng)用而設(shè)計，為業(yè)經(jīng)驗證的 UltraScale+ FPGA 和自適應(yīng) SoC 產(chǎn)品組合帶來了現(xiàn)代化的連接、后量子密碼等功能。

三款最低密度器件的首次量產(chǎn)出貨，標志著面向中低端市場供貨成熟的小型 FPGA 解決方案這一重要里程碑。

AMD Spartan UltraScale+ 系列產(chǎn)品表

為快速上市奠定堅實基礎(chǔ)

尋求成本優(yōu)化、緊湊型 FPGA 的工程師也希望擁有簡單易用性并快速上市。他們需要可編程邏輯、高 I/O、強大的安全性以及一流的可靠性。他們還需要能夠提供一鍵式時序收斂和快速調(diào)試功能的工具。最重要的是，他們需要一條低風險的市場路徑。Spartan UltraScale+ FPGA 由行業(yè)領(lǐng)導(dǎo)企業(yè)1采用業(yè)經(jīng)驗證的 UltraScale+ 技術(shù)打造，正能滿足這些需求。

針對 Spartan UltraScale+ FPGA，AMD 以其成熟的 UltraScale+ FPGA 架構(gòu)著手，該架構(gòu)提供了性能與低功耗的出色平衡，以及長產(chǎn)品生命周期。在連接性方面，Spartan UltraScale+ FPGA 結(jié)合了高密度輸入/輸出（ HDIO ）以實現(xiàn)豐富的 3.3V I/O 支持，同時還有新的高速 XP5IO，并提供與前幾代 AMD 成本優(yōu)化型 FPGA 相比更高的 I/O 與邏輯比2，這些均由高性能和低功耗架構(gòu)提供支持。設(shè)計人員還可以實現(xiàn)快速設(shè)計收斂和跨項目的輕松復(fù)用，因為 AMD Vivado 設(shè)計套件支持超過 160 款 AMD FPGA 和自適應(yīng) SoC。在一些應(yīng)用中，用戶可以實現(xiàn)一鍵式時序收斂，從而快速完成設(shè)計迭代。對于需要更高性能的機器視覺、工業(yè)和醫(yī)療應(yīng)用，Spartan UltraScale+ FPGA 能提供更高的速率等級。

針對成本敏感型應(yīng)用的新功能

在此業(yè)經(jīng)驗證的基礎(chǔ)上，Spartan UltraScale+ FPGA 還為 AMD 成本優(yōu)化型產(chǎn)品組合帶來了多項新進展：

采用 NIST 認證算法的后量子密碼硬 IP，提供一流的安全性。這不僅實現(xiàn)了安全的器件配置，還支持用戶訪問專用密碼資源，包括真隨機數(shù)生成器（ TRNG ）、物理不可克隆函數(shù)（ PUF ）、安全散列等；

面向 LPDDR4X/5 的集成內(nèi)存控制器在 32 位接口上支持至高 4266 Mb/s，可節(jié)省至高 15 kLC，使設(shè)計人員能夠轉(zhuǎn)向更小的器件并進一步降低功耗和成本；

新的 XP5IO 類別支持至高 1.8 Gb/s 的低電壓差分信號（ LVDS ）、3.2 Gb/s MIPI D-PHY 和其他高速差分接口；

符合標準的 PCIe Gen4 硬核 IP，支持端點和根端口應(yīng)用；

支持 8 線 SPI 接口，從外部閃存實現(xiàn)更快的配置和數(shù)據(jù)傳輸速率。

如同其他 AMD 成本優(yōu)化型器件一樣，免費的 AMD Vivado 設(shè)計套件標準版也包含對 Spartan UltraScale+ FPGA 的支持，支持在單一工具中完成從仿真到驗證的所有工作。即刻下載 Vivado 設(shè)計套件并著手開始吧！

1.收入數(shù)據(jù)，Omida 競爭格局工具 CTL 季度半導(dǎo)體市場份額，2023 年 11 月。（SUS-012）

2.基于 AMD 2023 年 12 月內(nèi)部分析，比較了 AMD Spartan UltraScale+ FPGA 與前幾代 AMD 成本優(yōu)化型 FPGA 的總 I/O 與邏輯單元比。(SUS-001)