該CDCU877是一款高性能、低抖動、低偏斜、零延遲緩沖器，可分配差分時(shí)鐘輸入 對（CK、CK）到十個(gè)差分時(shí)鐘輸出對（Yn、Yn）和一個(gè)差分對反饋時(shí)鐘輸出 （FBOUT，F(xiàn)BOUT）。時(shí)鐘輸出由輸入時(shí)鐘（CK、CK）、反饋時(shí)鐘（FBIN、FBIN）、 LVCMOS 控制引腳（OE、OS）和模擬電源輸入（AV DD ).當(dāng)OE為低電平時(shí)，時(shí)鐘輸出，除了 FBOUT/FBOUT被禁用，而內(nèi)部PLL繼續(xù)保持其鎖定頻率。作系統(tǒng)（輸出選擇） 是必須連接到 GND 或 V 的程序引腳 DD .當(dāng)作系統(tǒng)為高電平時(shí)，OE 功能如前所述。什么時(shí)候 OS和OE都較低，OE對Y7/Y7沒有影響，它們是自由運(yùn)行的。當(dāng) AVDD接地，PLL 接動 關(guān)閉并繞過測試目的。
*附件：cdcu877.pdf

當(dāng)兩個(gè)時(shí)鐘輸入（CK、CK）邏輯低電平時(shí)，器件進(jìn)入低功耗模式。輸入邏輯檢測電路 在差分輸入上，獨(dú)立于輸入緩沖器，檢測邏輯低電平并在低功耗狀態(tài)下運(yùn)行 其中所有輸出、反饋和 PLL 均處于關(guān)閉狀態(tài)。當(dāng)時(shí)鐘輸入從邏輯低電平轉(zhuǎn)換為邏輯低電平 差分信號，PLL 重新導(dǎo)通，輸入和輸出使能，PLL 獲得鎖相 反饋時(shí)鐘對（FBIN、FBIN）和時(shí)鐘輸入對（CK、CK）在規(guī)定的穩(wěn)定時(shí)間內(nèi)。

該CDCU877能夠跟蹤擴(kuò)頻時(shí)鐘 （SSC） 以降低 EMI。該器件工作溫度范圍為 -40°C 至 85°C。

特性

• 用于雙倍數(shù)據(jù)速率 （DDR II） 應(yīng)用的 1.8V 鎖相環(huán)時(shí)鐘驅(qū)動器
• 兼容擴(kuò)頻時(shí)鐘
• 工作頻率：10 MHz 至 400 MHz
• 低電流消耗：<135 mA
• 低抖動（周期-周期）：±30 ps
• 低輸出偏斜：35 ps
• 低周期抖動：±20 ps
• 低動態(tài)相位偏移：±15 ps
• 低靜態(tài)相位偏移：±50 ps
• 將一個(gè)差分時(shí)鐘輸入分配給十個(gè)差分輸出
• 52 引腳 μBGA（MicroStar? Junior BGA，0.65 mm 間距）和 40 引腳 MLF
• 外部反饋引腳（FBIN、FBIN）用于將輸出與輸入時(shí)鐘同步
• 達(dá)到或超過PC2-3200/4300的JESD82-8 PLL標(biāo)準(zhǔn)
• 故障安全輸入

參數(shù)

?一、核心特性?

• ?應(yīng)用場景?：專為DDR II設(shè)計(jì)的1.8V鎖相環(huán)時(shí)鐘驅(qū)動器，支持10 MHz至400 MHz工作頻率。
• ?性能參數(shù)?：
  • 低功耗：靜態(tài)電流<135 mA
  • 低抖動：周期抖動±30 ps，周期周期抖動±20 ps
  • 低偏移：輸出偏移35 ps，動態(tài)相位偏移±15 ps
  • 兼容擴(kuò)頻時(shí)鐘（SSC），支持PC2-3200/4300標(biāo)準(zhǔn)

?二、功能描述?

1. ?信號分配?：
   • 將1對差分輸入時(shí)鐘（CK/CK）分配至10對差分輸出（Yn/Yn）及1對反饋輸出（FBOUT/FBOUT）。
   • 通過FBIN/FBIN引腳實(shí)現(xiàn)輸入與輸出的同步。
2. ?控制邏輯?：
   • ? OE（輸出使能） ?：低電平時(shí)禁用輸出（FBOUT除外），PLL保持鎖定狀態(tài)。
   • ? OS（輸出選擇） ?：需接地或接VDD，與OE配合控制Y7/Y7的自由運(yùn)行模式。
   • ?低功耗模式?：當(dāng)CK/CK均為低電平時(shí)，關(guān)閉所有輸出及PLL。

?三、封裝與型號?

• ?封裝選項(xiàng)?：
  • 52球μBGA（0.65mm間距）
  • 40引腳MLF（6.0×6.0mm）
• ?型號后綴?：如CDCU877ZQL（-40°C至85°C）、CDCU877ARHA（工業(yè)級）等。

?四、電氣特性?

• ?工作電壓?：1.7V至1.9V（VDDQ/AVDD）。
• ?時(shí)序參數(shù)?：
  • 穩(wěn)定時(shí)間≤12 μs
  • 輸出使能/禁用延遲≤8 ns
  • 靜態(tài)相位偏移±50 ps

?五、設(shè)計(jì)注意事項(xiàng)?

• ?ESD防護(hù)?：需短接引腳或使用導(dǎo)電泡沫存儲。
• ?AVDD濾波?：推薦使用4.7μF+2200pF電容組合，靠近PLL布局。
• ?散熱設(shè)計(jì)?：需將封裝熱焊盤焊接至PCB以優(yōu)化散熱。

?六、測試與驗(yàn)證?

• ?負(fù)載電路?：提供兩種測試電路（圖2/圖3）用于測量差分交叉電壓及動態(tài)參數(shù)。
• ?抖動測試?：包括周期抖動（±115 ps@160-190MHz）、半周期抖動（±70 ps@190-250MHz）。