深入解析CYTVII-B-E-1M-176-CPU評估板：設(shè)計、功能與應(yīng)用指南

在電子設(shè)計領(lǐng)域，評估板是驗證和開發(fā)新設(shè)備的重要工具。今天，我們就來詳細(xì)探討Cypress Semiconductor的CYTVII-B-E-1M-176-CPU評估板，看看它在實際應(yīng)用中能為我們帶來哪些便利和可能性。

文件下載：Infineon Technologies CYTVII-B-E-176-SO Traveo? T2G評估板.pdf

評估板概述

CYTVII-B-E-1M-176-CPU評估板是CYT2B78CABES Traveo II設(shè)備的評估平臺，可單獨用于基本驗證，也可與CYTVII-B-E-BB Traveo II baseboard（需單獨購買）配合使用。本文主要圍繞評估板與baseboard的組合使用展開，為大家介紹其功能和使用方法。

評估板類型

評估板有多種變體，包括CYTVII-B-E-176-SO（Traveo II設(shè)備安裝在插座上，便于更換）、CYTVII-B-E-1M-176-CPU（Traveo II設(shè)備直接焊接在PCB上）以及帶有100 - pin插座的CYTVII-B-E-1M-100-SO。

功能特性

CPU板功能

• 核心設(shè)備：配備一個Traveo II設(shè)備，可選擇焊接或安裝在插座上（U4）。
• 電源管理：通過PMIC根據(jù)跳線J23的選擇生成5V和3.3V輸出，為CPU板和baseboard（若連接）供電。
• 編程接口：提供多種編程接口，如JTAG - 20、MiniProg3、SWD和IDC - 20、Mictor trace port，可連接IAR I - jet、Green Hills GHS、MiniProg等編程工具。
• USB - UART接口：用于終端日志記錄（J12）。
• 用戶交互：配備一個用戶開關(guān)（SW3）和一個用戶LED（LED5），可在不連接baseboard的情況下進行獨立操作。
• 復(fù)位控制：具有手動復(fù)位開關(guān)（SW2）和電壓監(jiān)控功能的復(fù)位控制器。
• 電流測量：可通過跳線J6、J8和J10分別測量VDDIO、VDDA和VDDD上的設(shè)備電流。
• 連接接口：通過Samtec連接器接口（J21和J22）連接到baseboard CYTVII - B - E - BB。

Baseboard功能

• 通信接口：包含多種通信接口，如CAN - FD、LIN、Flexray、CXPI和SPI EEPROM等，可滿足不同的應(yīng)用需求。
  • CAN - FD收發(fā)器：六個基于TJA1057GT的CAN - FD收發(fā)器（雙連接器P6、P7、P8）和四個基于TJA1145T的CAN - FD收發(fā)器（雙連接器P9、P10）。
  • LIN收發(fā)器：六個基于TJA1021T的LIN收發(fā)器（雙連接器P3、P4、P5）。
  • Flexray收發(fā)器：兩個基于TJA1081TS的Flexray收發(fā)器（雙連接器P2）。
  • CXPI收發(fā)器：一個基于S6BT112A01的CXPI收發(fā)器（連接器P1）。
  • SPI EEPROM：一個SPI EEPROM 25LC320A（U9）。
• 用戶交互：配備五個用戶開關(guān)（SW1至SW5）、十個用戶LED（USER_LED0至USER_LED9）和一個電位器（POT1），用于模擬輸入。
• 引腳訪問：提供引腳頭，可訪問TVII設(shè)備的所有I/O。

使用方法

操作步驟

1. 設(shè)備安裝：對于帶有插座的CPU板，確保設(shè)備正確插入插座。使用包裝盒中提供的螺絲刀擰下插座上的四個螺絲，打開插座蓋，使用真空吸筆或鑷子小心放置設(shè)備，確保設(shè)備的引腳1靠近箭頭標(biāo)記（靠近C14），并使引腳與插座引腳對齊，然后蓋上插座蓋并擰緊螺絲。
2. 電源連接：將隨CPU板提供的12V墻式適配器連接到CPU板上標(biāo)記為“12V DC”的桶形連接器，并使用白色盒子中提供的四個插頭適配器之一將其插頭連接到電源插座。
3. 跳線設(shè)置：確保CPU板上的跳線J23（默認(rèn)5V：J23_1和J23_2）、J5、J6、J8、J10（電流測量跳線）已插入?？筛鶕?jù)應(yīng)用或硬件設(shè)置選擇3.3V電源軌，方法是短接J23_2和J23_2。
4. 電源開啟：打開墻式適配器的電源，打開CPU板上的開關(guān)SW1，標(biāo)記為PWR的LED應(yīng)亮起。
5. 編程工具連接：將適當(dāng)?shù)木幊坦ぞ哌B接到編程接口（J17、J18、J19、J20）之一，如GHS Trace on J20、IAR I - jet on J18或J19、MiniProg3 on J19。
6. 編程IDE安裝：在PC上安裝適當(dāng)?shù)木幊蘄DE（如GHS Multi、IAR EWB、CYP等），確保IDE能夠檢測到設(shè)備（讀取設(shè)備ID）并成功將固件HEX文件（.sreg）加載到設(shè)備閃存中。發(fā)布包中提供了多種在不同編程IDE中編譯的固件示例，部分示例使用baseboard上的特定收發(fā)器。
7. 功能測試：使用發(fā)布包中提供的LED閃爍示例測試評估板的功能。
8. 終端日志記錄：將USB - mini電纜連接到J12，另一端連接到PC。打開Tera Term或您喜歡的終端日志記錄應(yīng)用程序，設(shè)置適當(dāng)?shù)?a target="_blank">端口和波特率（通常為115,200波特，8位數(shù)據(jù)位，無校驗位，1位停止位）。確保CPU板上的跳線J11和J13已插入。一些固件示例會通過終端提供設(shè)備的數(shù)據(jù)日志或要求用戶輸入。

連接和設(shè)置

為了使用baseboard上的每個收發(fā)器，需要根據(jù)設(shè)備的不同端口連接相應(yīng)的跳線。具體的跳線連接信息在文檔中有詳細(xì)說明，例如CAN0.0使用baseboard上的CAN0和CAN6收發(fā)器，需要連接跳線J70、J71、J72（CAN0）和J94、J109、J110、J105、J104、J106和J103（CAN6）。此外，還需要連接一些其他跳線來啟用EEPROM、用戶開關(guān)和電位器等功能。在連接跳線后，必須確保加載到設(shè)備中的固件與所選功能相匹配，否則可能會導(dǎo)致端口引腳配置錯誤，從而引發(fā)總線爭用和硬件損壞。

設(shè)備端口引腳與baseboard上的引腳頭的連接關(guān)系在文檔的表4 - 1中有詳細(xì)列出，這為工程師在設(shè)計和調(diào)試過程中提供了重要的參考。

注意事項

在使用評估板時，必須由了解其功能的合格人員進行操作，確保自身安全，避免電氣危險和其他風(fēng)險。評估板是一塊精密的PCB，需要小心處理，避免彎曲或受到其他應(yīng)力。同時，文檔中還提到了一些版權(quán)和免責(zé)聲明，使用時需仔細(xì)閱讀。

總結(jié)

CYTVII-B-E-1M-176-CPU評估板為Cypress Semiconductor的Traveo II設(shè)備提供了一個功能強大的評估平臺。通過與baseboard的配合使用，工程師可以方便地驗證和開發(fā)各種應(yīng)用。在使用過程中，需要注意操作步驟和連接設(shè)置，確保評估板的正常運行。希望本文能為大家在使用該評估板時提供一些幫助和參考。你在使用類似評估板的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。