上海先楫半導(dǎo)體科技有限公司(先楫半導(dǎo)體， HPMicro) 基于國(guó)產(chǎn)高性能MCU HPM6P00推出純硬件高刷新率的LED車尾燈解決方案。

HPM6P00系列MCU是先楫半導(dǎo)體推出的高性能MCU，該MCU搭載單核32位RISC-V處理器，主頻高達(dá)600MHz,內(nèi)置1MB ?速Flash和256KB SRAM，32KB 高速緩存 (I/D Cache)，128KB ILM(本地指令存儲(chǔ)器)和128KB DLM(本地?cái)?shù)據(jù)存儲(chǔ)器) 零等待RAM。該系列支持2個(gè)集成電路內(nèi)置音頻總線I2S，每個(gè)I2S支持多種音頻標(biāo)準(zhǔn)如I2S，LSB對(duì)齊，MSB對(duì)齊，PCM，TDM等，能滿足多種單聲道和立體聲應(yīng)。每個(gè)I2S支持4路發(fā)送數(shù)據(jù)信號(hào)和4路接收數(shù)據(jù)信號(hào)，支持工作在主模式和從模式，支持獨(dú)立的時(shí)鐘配置，可以支持多種碼率的音頻。I2S 每個(gè) TX 帶有8字深，32位寬的輸入輸出FIFO緩沖區(qū)域，為高速數(shù)據(jù)流輸出提供了硬件基礎(chǔ)。

本車尾燈顯示方案基于HPM6P00的I2S接口，結(jié)合鏈?zhǔn)?a href="http://m.brongaenegriffin.com/tags/dma/" target="_blank">DMA與SPI外設(shè)，實(shí)現(xiàn)對(duì)LED行驅(qū)動(dòng)芯片（ICN2012）與列驅(qū)動(dòng)芯片（ICN2038）的高效控制。通過利用I2S多通道同步輸出特性，配合鏈?zhǔn)紻MA自動(dòng)完成整屏掃描與數(shù)據(jù)刷新，實(shí)現(xiàn)了CPU 零負(fù)載參與刷屏過程，僅需在后臺(tái)更新顯存數(shù)據(jù)，系統(tǒng)性能遠(yuǎn)超傳統(tǒng)GPIO掃描方式，刷新率與顯示效果顯著提升。

方案特性

1、核心特性：

全硬件自動(dòng)掃描：基于鏈?zhǔn)紻MA + I2S + SPI協(xié)同工作，刷屏過程無需CPU介入。

高刷新率與低延遲：支持最高25MHz驅(qū)動(dòng)時(shí)鐘，單行（128列）掃描時(shí)間僅約7μs。

靈活的色彩深度：支持RGB111/222/333/444/555等多種灰度等級(jí)。

強(qiáng)大的擴(kuò)展能力：?jiǎn)蜗到y(tǒng)最多可驅(qū)動(dòng) 256列 × 232行 LED點(diǎn)陣。

高可靠性設(shè)計(jì)：支持R/G/B信號(hào)分流控制（R2/G2/B2），避免過流風(fēng)險(xiǎn)。

2、關(guān)鍵性能指標(biāo)：

當(dāng)前硬件配置：128列 × 26行

最大理論擴(kuò)展：256列（基于8×32位FIFO）× 232行（基于32位GPIO組解碼）

掃描時(shí)鐘：≤ 25MHz（受驅(qū)動(dòng)芯片限制）

CPU占用率：刷屏期間 0%

數(shù)據(jù)更新方式：CPU僅更新SRAM中的顯示緩沖區(qū)，由DMA自動(dòng)搬運(yùn)至I2S發(fā)送

系統(tǒng)架構(gòu)

1、本方案以先楫半導(dǎo)體HPM6P00系列高性能MCU為核心控制器，充分發(fā)揮其豐富的外設(shè)與高帶寬互聯(lián)架構(gòu)。系統(tǒng)利用其兩路I2S接口共8個(gè)發(fā)送通道，分別控制LED的色光與鎖存信號(hào)（R1/G1/B1、R2/G2/B2、LE、OE）。其中，R2/G2/B2通道可根據(jù)設(shè)計(jì)需求，用于擴(kuò)展驅(qū)動(dòng)能力或?qū)崿F(xiàn)信號(hào)分流，以支持更高密度或更大電流的LED陣列。行選控制則由一組GPIO實(shí)現(xiàn)，用于尋址與使能相應(yīng)的行驅(qū)動(dòng)芯片。

2、為確保兩路I2S輸出數(shù)據(jù)嚴(yán)格同步，本方案引入SPI模塊作為主時(shí)鐘源，由其提供統(tǒng)一的位時(shí)鐘（SCLK）至兩個(gè)I2S接口，從而保證色彩與控制信號(hào)的時(shí)序?qū)R。

3、整個(gè)掃描與刷新流程完全由鏈?zhǔn)紻MA自主協(xié)調(diào)，無需CPU介入。DMA自動(dòng)從顯存搬運(yùn)數(shù)據(jù)，通過I2S發(fā)送至驅(qū)動(dòng)芯片，并同步控制GPIO切換行選，實(shí)現(xiàn)了從內(nèi)存到屏端的全硬件自動(dòng)化驅(qū)動(dòng)。

4、系統(tǒng)整體架構(gòu)如下圖所示，清晰展示了數(shù)據(jù)流、控制流與時(shí)鐘關(guān)系：

軟件設(shè)計(jì)

該方案軟件采用分層與硬件加速協(xié)同的設(shè)計(jì)架構(gòu)，實(shí)現(xiàn)了從圖形渲染到信號(hào)輸出的全流程高效管理。其核心在于利用鏈?zhǔn)紻MA構(gòu)建了一個(gè)自主運(yùn)行的刷新“引擎”，使CPU在刷屏過程中完全解放。具體數(shù)據(jù)流與控制流如下圖所示：

1、架構(gòu)核心解讀：

a. 應(yīng)用層： 僅負(fù)責(zé)內(nèi)容的生成與更新（如圖形、動(dòng)畫），將最終幀數(shù)據(jù)寫入顯存緩沖區(qū)。

b. 顯存雙緩沖： 在SRAM中開辟兩個(gè)緩沖區(qū)，前臺(tái)用于DMA讀取發(fā)送，后臺(tái)用于應(yīng)用寫入，避免畫面撕裂，實(shí)現(xiàn)平滑更新。

c. 鏈?zhǔn)紻MA控制器（核心引擎）：

ROW鏈表：像一個(gè)預(yù)設(shè)好的“行掃描腳本”，每個(gè)節(jié)點(diǎn)自動(dòng)完成一行LED的驅(qū)動(dòng)（切換行+發(fā)送該行所有列數(shù)據(jù)）。所有節(jié)點(diǎn)鏈接成環(huán)，實(shí)現(xiàn)周而復(fù)始的自動(dòng)掃描。

SET鏈表：是關(guān)鍵的性能優(yōu)化設(shè)計(jì)。它充當(dāng)“導(dǎo)演”角色，在每一幀刷新開始時(shí)，自動(dòng)修改所有ROW節(jié)點(diǎn)中指向顯存的地址，使其指向新一幀的數(shù)據(jù)。這避免了為每一行重復(fù)配置DMA，極大地節(jié)省了內(nèi)存和CPU配置開銷。

d. 硬件輸出層： I2S在SPI提供的主時(shí)鐘下同步工作，將DMA搬運(yùn)來的并行像素?cái)?shù)據(jù)，轉(zhuǎn)化為串行信號(hào)輸出至LED驅(qū)動(dòng)芯片，完成最終的電平控制。

2、DMA鏈?zhǔn)脚渲茫?/strong>

a. ROW鏈表：

每個(gè)節(jié)點(diǎn)對(duì)應(yīng)一行的掃描過程：先輸出行選信號(hào)（通過GPIO組），隨后通過I2S發(fā)送該行對(duì)應(yīng)的所有列RGB數(shù)據(jù)。

所有行的ROW節(jié)點(diǎn)鏈接成一個(gè)循環(huán)鏈表，DMA自動(dòng)依次執(zhí)行，實(shí)現(xiàn)連續(xù)行掃。

b. SET鏈表：

用于在幀刷新時(shí)，批量更新所有ROW節(jié)點(diǎn)中對(duì)應(yīng)的顯存源地址（指向新幀數(shù)據(jù)）。

此設(shè)計(jì)避免了為每一行單獨(dú)預(yù)配置大量DMA描述符，極大節(jié)省了RAM開銷。

總結(jié)而言： 此架構(gòu)通過“雙緩沖顯存”與“ROW+SET雙鏈表DMA”的精密配合，構(gòu)建了一個(gè)高度自動(dòng)化、低延遲的刷新流水線。CPU僅在后臺(tái)更新顯存內(nèi)容，刷屏全流程由DMA驅(qū)動(dòng)硬件自主完成，實(shí)現(xiàn)了極致的性能與效率。

性能實(shí)測(cè)

1、測(cè)試條件

顯示分辨率：128列 × 26行

色彩深度：RGB555（16位色）

I2S時(shí)鐘：25MHz (受限驅(qū)動(dòng)芯片頻率)

驅(qū)動(dòng)芯片限制頻率：25MHz

2、實(shí)測(cè)結(jié)果

單行掃描時(shí)間：約7μs（128列數(shù)據(jù)）

整幀刷新時(shí)間：26行 × 7μs x 32(RGB555)≈ 6ms

理論最大幀率：≥ 100 fps（純掃描，不含渲染時(shí)間）

CPU占用率：刷屏期間 0%（由DMA全權(quán)負(fù)責(zé)）

數(shù)據(jù)更新延遲：CPU寫入顯存后，最晚在下一幀即可顯示（雙緩沖機(jī)制下無撕裂）

3、優(yōu)勢(shì)對(duì)比