探索DS90CR215/DS90CR216：高速數(shù)據(jù)傳輸?shù)睦硐脒x擇

在電子設計領(lǐng)域，高速、可靠的數(shù)據(jù)傳輸一直是工程師們追求的目標。TI的DS90CR215/DS90CR216芯片組，憑借其出色的性能和豐富的特性，成為了眾多數(shù)據(jù)傳輸應用的理想解決方案。今天，我們就來深入了解一下這對芯片組。

文件下載：ds90cr215.pdf

芯片特性概覽

低功耗與高性能并存

DS90CR215/DS90CR216采用單+3.3V電源供電，芯片組（發(fā)射器 + 接收器）典型功耗小于250mW，在掉電模式下總功耗更是小于0.5mW。同時，它能夠提供高達173MBytes/sec的帶寬和1.386Gbps的數(shù)據(jù)吞吐量，滿足了大多數(shù)高速數(shù)據(jù)傳輸?shù)男枨蟆?/p>

低EMI與高兼容性

該芯片組采用290mV擺幅的LVDS器件，有效降低了電磁干擾（EMI）。其+1V共模范圍（圍繞+1.2V）和上升沿數(shù)據(jù)選通功能，與TIA/EIA - 644 LVDS標準兼容，并且ESD評級大于7kV，保證了芯片在復雜電磁環(huán)境下的穩(wěn)定性和可靠性。

封裝與溫度適應性

芯片采用低外形48引腳TSSOP封裝，節(jié)省了電路板空間。工作溫度范圍為 - 40°C至 + 85°C，適用于各種工業(yè)和商業(yè)環(huán)境。

工作原理剖析

數(shù)據(jù)轉(zhuǎn)換與傳輸

DS90CR215發(fā)射器將21位的CMOS/TTL數(shù)據(jù)轉(zhuǎn)換為三個LVDS數(shù)據(jù)流，并通過第四個LVDS鏈路并行傳輸一個鎖相的發(fā)送時鐘。每一個發(fā)送時鐘周期，21位輸入數(shù)據(jù)被采樣并傳輸。DS90CR216接收器則將LVDS數(shù)據(jù)流轉(zhuǎn)換回21位的CMOS/TTL數(shù)據(jù)。

電纜優(yōu)化

通過對數(shù)據(jù)線的復用，大大減少了所需電纜的數(shù)量。傳統(tǒng)的長距離并行單端總線通常需要為每個有效信號配備一根地線，而使用DS90CR215/DS90CR216芯片組，僅需9根導體（3對數(shù)據(jù)線、1對時鐘線和至少1根地線），電纜寬度減少了80%，降低了系統(tǒng)成本，減小了連接器的物理尺寸和成本，同時也降低了屏蔽要求。

電氣特性詳解

絕對最大額定值

芯片的各項電壓參數(shù)都有明確的范圍限制，如電源電壓（Vcc）為 - 0.3V至 + 4V，CMOS/TTL輸入輸出電壓、LVDS接收器輸入電壓和LVDS驅(qū)動器輸出電壓均為 - 0.3V至（Vcc + 0.3V）。此外，芯片的結(jié)溫最高可達 + 150°C，存儲溫度范圍為 - 65°C至 + 150°C。

推薦工作條件

推薦的電源電壓（Vcc）為3.0V至3.6V，典型值為3.3V。工作環(huán)境溫度范圍為 - 40°C至 + 85°C，接收器輸入范圍為2.4V，電源噪聲電壓（Vcc）不超過100mVpp。

電氣參數(shù)

文檔中詳細列出了CMOS/TTL、LVDS驅(qū)動器和LVDS接收器的直流和交流電氣參數(shù)，包括輸入輸出電壓、電流、傳輸延遲、脈沖位置等。這些參數(shù)為工程師在設計電路時提供了重要的參考依據(jù)。

應用設計要點

向后兼容性

DS90CR215和DS90CR216與現(xiàn)有的5V Channel Link發(fā)射器/接收器對（DS90CR213，DS90CR214）向后兼容。但在從5V系統(tǒng)升級到3.3V系統(tǒng)時，需要注意電源電壓的更改、輸入輸出電平的兼容性以及接收器掉電特性的差異。

引腳描述

了解芯片的引腳功能是進行電路設計的基礎。DS90CR215和DS90CR216的引腳分別對應不同的輸入輸出信號和電源接地引腳，工程師需要根據(jù)實際需求正確連接引腳。

電纜選擇

電纜的選擇對于數(shù)據(jù)傳輸?shù)男阅苤陵P(guān)重要。芯片組需要支持差分LVDS對的電纜，理想情況下電纜/連接器接口應具有恒定的100Ω差分阻抗。常見的電纜類型包括扁平帶狀電纜、柔性電纜、雙絞線和雙同軸電纜，不同類型的電纜適用于不同的數(shù)據(jù)速率和傳輸距離。

電路板布局

為了充分發(fā)揮LVDS的抗噪和降低EMI的優(yōu)勢，電路板布局時應注意差分線的相鄰布置、等長布線、減少阻抗不連續(xù)性以及合理放置芯片引腳等問題。

終端匹配

使用電流模式驅(qū)動器需要在接收器輸入兩端跨接一個終端電阻，通常為100Ω，以匹配電纜的差分模式特性阻抗。

去耦電容

為了減少開關(guān)噪聲對性能的影響，建議在每個Vcc和接地平面之間并聯(lián)三個去耦電容，分別為0.1μF、0.01μF和0.001μF。

時鐘抖動

芯片組采用PLL來生成和恢復時鐘，時鐘抖動會影響LVDS串行數(shù)據(jù)流的采樣窗口。因此，需要確保輸入到發(fā)射器的時鐘信號干凈、低噪聲，并對每個Vcc進行單獨的旁路接地。

共模與差模噪聲裕量

LVDS的典型信號擺幅為300mV，中心電壓為 + 1.2V，接收器支持100mV的閾值，提供約200mV的差模噪聲裕量。同時，LVDS支持從地到 + 2.4V的輸入電壓范圍，能夠有效應對地電位差和共模噪聲。

電源排序與掉電模式

發(fā)射器的輸出在電源達到2V之前保持三態(tài)，時鐘和數(shù)據(jù)輸出在Vcc達到3V且掉電引腳高于1.5V后10ms開始切換。任何時候都可以通過使能掉電引腳將芯片置于掉電模式，每個設備的總功耗將降低到5μW（典型值）。

總結(jié)

DS90CR215/DS90CR216芯片組以其低功耗、高性能、高兼容性和豐富的特性，為高速數(shù)據(jù)傳輸應用提供了一個可靠的解決方案。在實際設計過程中，工程師需要充分了解芯片的電氣特性和應用要點，合理選擇電纜、優(yōu)化電路板布局、處理好終端匹配和去耦電容等問題，以確保系統(tǒng)的穩(wěn)定性和可靠性。

你在使用DS90CR215/DS90CR216芯片組的過程中遇到過哪些問題？又是如何解決的呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。