UCC21550：靈活高效的雙路柵極驅(qū)動(dòng)器解決方案

在電子工程師的日常工作中，選擇合適的柵極驅(qū)動(dòng)器對(duì)于各類電源和電機(jī)驅(qū)動(dòng)設(shè)計(jì)至關(guān)重要。今天我們要深入探討的 UCC21550，就是一款極具特色的雙路柵極驅(qū)動(dòng)器，它在眾多應(yīng)用場景中都能展現(xiàn)出出色的性能。

文件下載：ucc21550.pdf

一、UCC21550 概述

UCC21550 是一款靈活的雙路柵極驅(qū)動(dòng)器，能夠適應(yīng)多種電源和電機(jī)驅(qū)動(dòng)拓?fù)浣Y(jié)構(gòu)，可驅(qū)動(dòng)包括 SiC MOSFET 在內(nèi)的多種類型晶體管。它具有諸多特性，如電阻可編程死區(qū)時(shí)間（DT）控制、內(nèi)部上拉的 DIS 引腳，以及輸入和輸出電壓的欠壓鎖定（UVLO）功能等，這些特性使其能與控制電路良好集成，并有效保護(hù)所驅(qū)動(dòng)的柵極。

二、關(guān)鍵特性剖析

2.1 寬溫度范圍與高輸出電流

UCC21550 的結(jié)溫范圍為 -40°C 至 +150°C，能適應(yīng)較為惡劣的工作環(huán)境。其輸出電流峰值可達(dá) 4A 源電流和 6A 灌電流，足以驅(qū)動(dòng)各類功率晶體管。

2.2 高共模瞬態(tài)抗擾度（CMTI）

CMTI 大于 125V/ns，這意味著它在存在高共模瞬態(tài)干擾的環(huán)境中，依然能夠穩(wěn)定工作，有效避免干擾對(duì)驅(qū)動(dòng)器性能的影響。

2.3 豐富的 UVLO 保護(hù)

UCC21550 對(duì)所有電源都具備 UVLO 保護(hù)功能。當(dāng) VDD 偏置電壓低于啟動(dòng)時(shí)的 (VVDD_ON) 或啟動(dòng)后的 (VVDD_OFF) 時(shí)，VDD UVLO 功能會(huì)將受影響的輸出拉低，確保設(shè)備在電壓異常時(shí)的安全。同時(shí)，輸入側(cè)也有 UVLO 保護(hù)，當(dāng) VCCI 電壓不滿足要求時(shí)，設(shè)備不會(huì)激活或停止信號(hào)傳輸，且都具有滯回特性，保證了工作的穩(wěn)定性。

2.4 可編程死區(qū)時(shí)間

通過將 DT 引腳連接到合適的電阻 (R{DT})，可以設(shè)置死區(qū)時(shí)間。當(dāng) (R{DT}) 在 1.7kΩ 至 100kΩ 范圍內(nèi)時(shí)，死區(qū)時(shí)間 (DT (ns) = 8.6×R_{DT} (kΩ) + 13)。這一功能可以有效防止上下管同時(shí)導(dǎo)通，避免短路情況的發(fā)生。

2.5 快速關(guān)斷功能

DIS 引腳可用于快速關(guān)斷兩個(gè)驅(qū)動(dòng)器輸出。將 DIS 引腳拉高（或懸空）時(shí)，兩個(gè)輸出會(huì)同時(shí)關(guān)閉；將其接地時(shí)，UCC21550 可正常工作，響應(yīng)時(shí)間約為 48ns，與傳播延遲相當(dāng)。

三、應(yīng)用領(lǐng)域廣泛

UCC21550 可作為低側(cè)、高側(cè)、高側(cè)/低側(cè)或半橋驅(qū)動(dòng)器，適用于 MOSFET、IGBT 或 SiC MOSFET。其典型應(yīng)用包括車載電池充電器、高壓 DC - DC 轉(zhuǎn)換器、汽車 HVAC 和車身電子等領(lǐng)域。在這些應(yīng)用中，UCC21550 憑借其隔離和緩沖驅(qū)動(dòng)功能，以及先進(jìn)的保護(hù)特性和優(yōu)化的開關(guān)性能，幫助設(shè)計(jì)師構(gòu)建更小、更可靠的設(shè)計(jì)方案，縮短產(chǎn)品上市時(shí)間。

四、典型應(yīng)用設(shè)計(jì)要點(diǎn)

4.1 輸入濾波器設(shè)計(jì)

為了濾除不理想布局或長 PCB 走線引入的振鈴，可使用一個(gè)小的 (R{IN}-C{IN}) 濾波器。在選擇這些組件時(shí)，需要注意在良好的抗噪性和傳播延遲之間進(jìn)行權(quán)衡。例如，可選擇 (R{IN}=51Ω) 和 (C{IN}=33pF) 的組件，其轉(zhuǎn)折頻率約為 100MHz。

4.2 外部自舉二極管和串聯(lián)電阻選擇

自舉電容在低側(cè)晶體管導(dǎo)通時(shí)通過外部自舉二極管由 VDD 充電。選擇高電壓、快速恢復(fù)的二極管或具有低正向壓降和低結(jié)電容的 SiC 肖特基二極管，可減少反向恢復(fù)引入的損耗和相關(guān)接地噪聲反彈。同時(shí)，使用自舉電阻 (R{BOOT}) 可降低 (D{BOOT}) 中的浪涌電流，并限制每個(gè)開關(guān)周期內(nèi) VDDA - VSSA 電壓的上升斜率。

4.3 柵極驅(qū)動(dòng)器輸出電阻

外部柵極驅(qū)動(dòng)電阻 (R{ON} / R{OFF}) 用于限制寄生電感/電容和高電壓/電流開關(guān)引起的振鈴，微調(diào)柵極驅(qū)動(dòng)強(qiáng)度，優(yōu)化開關(guān)損耗，并減少電磁干擾。在計(jì)算峰值源電流和灌電流時(shí)，需要考慮多種因素，如自舉二極管的正向壓降、功率晶體管的內(nèi)部柵極電阻等。同時(shí)，要注意 PCB 布局和負(fù)載電容對(duì)峰值電流的影響，盡量減小柵極驅(qū)動(dòng)器環(huán)路的寄生電感。

4.4 柵源電阻選擇

建議使用柵源電阻 (R{GS})，在柵極驅(qū)動(dòng)器輸出無電源且處于不確定狀態(tài)時(shí)，將柵極電壓拉低至源極電壓。該電阻還可降低由于米勒電流引起的 dv/dt 導(dǎo)通風(fēng)險(xiǎn)，其阻值通常在 5.1kΩ 至 20kΩ 之間，具體取決于功率器件的 (V{th}) 以及 (C{GD}) 與 (C{GS}) 的比值。

4.5 柵極驅(qū)動(dòng)器功率損耗估算

柵極驅(qū)動(dòng)器子系統(tǒng)的總損耗 (P{G}) 包括 UCC21550 的功率損耗 (P{GD}) 和外圍電路的功率損耗。(P{GD}) 可通過計(jì)算多個(gè)組件的損耗來估算，包括靜態(tài)功率損耗 (P{GDQ}) 和開關(guān)操作損耗 (P{GDO})。在不同的情況下，如線性或非線性上拉/下拉電阻，(P{GDO}) 的計(jì)算方法有所不同。

4.6 結(jié)溫估算

使用結(jié)到頂部表征參數(shù) (Psi{JT}) 代替結(jié)到殼熱阻 (R{Theta JC}) 可以大大提高結(jié)溫估算的準(zhǔn)確性。結(jié)溫 (T{J}) 可通過公式 (T{J}=T{C}+Psi{JT} × P{GD}) 估算，其中 (T{C}) 是 UCC21550 外殼頂部溫度。

4.7 電容選擇

VCCI、VDDA 和 VDDB 的旁路電容對(duì)于實(shí)現(xiàn)可靠性能至關(guān)重要。建議選擇具有足夠電壓額定值、溫度系數(shù)和電容公差的低 ESR 和低 ESL 表面貼裝多層陶瓷電容器（MLCC）。在選擇 VCCI 電容時(shí)，可使用 50V、超過 100nF 的 MLCC；對(duì)于 VDDA 電容（自舉電容），需要根據(jù)總電荷需求和電壓紋波來選擇合適的電容值，并注意避免電容過大導(dǎo)致的問題；VDDB 電容的選擇要考慮通道的電流需求。

4.8 死區(qū)時(shí)間設(shè)置

對(duì)于采用半橋的功率轉(zhuǎn)換器拓?fù)洌舷戮w管之間的死區(qū)時(shí)間設(shè)置對(duì)于防止動(dòng)態(tài)開關(guān)期間的直通至關(guān)重要。UCC21550 的死區(qū)時(shí)間設(shè)置取決于外部柵極驅(qū)動(dòng)導(dǎo)通/關(guān)斷電阻、直流母線開關(guān)電壓/電流以及負(fù)載晶體管的輸入電容等因素。可以通過公式 (DT{Setting }=DT{Req }+T{F{-} Sys }+T{R{-}Sys }-T_{D( on) }) 來選擇合適的死區(qū)時(shí)間。

4.9 負(fù)偏置應(yīng)用

在存在寄生電感導(dǎo)致柵源驅(qū)動(dòng)電壓振鈴的情況下，可在柵極驅(qū)動(dòng)上施加負(fù)偏置以防止意外導(dǎo)通。常見的實(shí)現(xiàn)方式包括使用齊納二極管在隔離電源輸出級(jí)施加負(fù)偏置、使用兩個(gè)電源設(shè)置正負(fù)驅(qū)動(dòng)電壓以及在單電源和柵極驅(qū)動(dòng)路徑中使用齊納二極管施加負(fù)偏置等，但每種方式都有其適用場景和局限性。

五、布局注意事項(xiàng)

5.1 組件放置

將低 ESR 和低 ESL 電容器靠近 VCCI - GND 和 VDD - VSS 引腳連接，以支持外部功率晶體管導(dǎo)通時(shí)的高峰值電流。盡量減小頂部晶體管源極和底部晶體管源極之間的寄生電感，避免開關(guān)節(jié)點(diǎn) VSSA（HS）引腳出現(xiàn)大的負(fù)瞬變。將死區(qū)時(shí)間設(shè)置電阻 (R{DT}) 及其旁路電容靠近 DT 引腳放置，連接 DIS 引腳到微控制器時(shí)，使用約 1nF 的低 ESR/ESL 電容 (C{DIS}) 進(jìn)行旁路。

5.2 接地考慮

將充電和放電晶體管柵極的高峰值電流限制在最小的物理區(qū)域內(nèi)，以降低環(huán)路電感，減少晶體管柵極端子上的噪聲。將柵極驅(qū)動(dòng)器盡可能靠近晶體管放置，注意包含自舉電容、自舉二極管、局部 VSSB 參考旁路電容和低側(cè)晶體管體/反并聯(lián)二極管的高電流路徑，盡量減小該環(huán)路的長度和面積。

5.3 高壓考慮

為確保初級(jí)和次級(jí)側(cè)之間的隔離性能，避免在驅(qū)動(dòng)器設(shè)備下方放置任何 PCB 走線或銅箔，建議進(jìn)行 PCB 切割以防止可能影響 UCC21550 隔離性能的污染。對(duì)于半橋或高側(cè)/低側(cè)配置，盡量增加 PCB 布局中高側(cè)和低側(cè) PCB 走線之間的爬電距離。

5.4 熱考慮

當(dāng)驅(qū)動(dòng)電壓高、負(fù)載重或開關(guān)頻率高時(shí)，UCC21550 可能會(huì)消耗大量功率。適當(dāng)?shù)?PCB 布局有助于將熱量從設(shè)備散發(fā)到 PCB 上，最小化結(jié)到板的熱阻抗 (theta_{JB})。建議增加連接到 VDDA、VDDB、VSSA 和 VSSB 引腳的 PCB 銅箔面積，優(yōu)先考慮最大化與 VSSA 和 VSSB 的連接。如果系統(tǒng)有多層，可通過多個(gè)適當(dāng)尺寸的過孔將 VDDA、VDDB、VSSA 和 VSSB 引腳連接到內(nèi)部接地或電源平面，但要注意不同高壓平面的走線/銅箔不要重疊。

六、總結(jié)

UCC21550 作為一款功能強(qiáng)大的雙路柵極驅(qū)動(dòng)器，在性能、保護(hù)和應(yīng)用靈活性方面都表現(xiàn)出色。在實(shí)際設(shè)計(jì)中，工程師需要充分考慮其各項(xiàng)特性和設(shè)計(jì)要點(diǎn)，合理選擇組件、優(yōu)化布局，以確保設(shè)備的穩(wěn)定可靠運(yùn)行。同時(shí)，要關(guān)注其認(rèn)證情況和文檔更新，以便及時(shí)獲取最新信息。大家在使用 UCC21550 過程中遇到過哪些問題呢？歡迎在評(píng)論區(qū)分享交流。