隨著半導體工藝持續(xù)向先進節(jié)點演進，圖形化工藝偏差引發(fā)的細微效應已成為器件性能優(yōu)化的核心考量要素。普迪飛（PDF Solutions）與意大利布雷西亞大學的研究團隊近期在《IEEE 電子器件匯刊》發(fā)表的研究成果表明：柵極與鰭片間距的微幅變異，可通過機械應力調(diào)制效應顯著改變晶體管性能 —— 在 7nm FinFET 工藝節(jié)點中，驅(qū)動電流的變異幅度最高可達 13%。

核心挑戰(zhàn)：圖形化變異性與應力工程的耦合效應

FinFET 器件的性能提升高度依賴機械應力調(diào)控技術：

PMOS晶體管通過硅鍺（SiGe）源漏外延區(qū)引入壓應力，以提升空穴遷移率；

NMOS晶體管則借助整體工藝流程與器件架構賦予的張應力分量實現(xiàn)性能優(yōu)化。

然而，柵極自對準雙重圖形化（SADP）與鰭片自對準四重圖形化（SAQP）等先進圖形化技術，雖能實現(xiàn)關鍵尺寸的精準控制，卻不可避免地導致器件特征結構間距產(chǎn)生隨機變異。

此類間距變異直接影響源漏外延區(qū)的生長體積與形貌特征，進而通過溝道應力調(diào)制作用，改變載流子遷移率與驅(qū)動電流特性，最終影響器件電學性能。

關鍵研究發(fā)現(xiàn)：柵極節(jié)距的調(diào)控效應

研究團隊設計了專用測試結構，通過系統(tǒng)調(diào)控柵極節(jié)距（±7%）與鰭片節(jié)距（±10%），實現(xiàn)了對上述效應的分離與量化分析。

1、PMOS 器件對柵極間距變異的響應特性

驅(qū)動電流在測試區(qū)間內(nèi)呈現(xiàn)線性變異，波動范圍為-11% 至 +7%；

柵極間距增大可提升SiGe 應力源的有效體積，強化縱向壓應力場；

核心物理機制為應力增強型溝道空穴遷移率提升效應。

2、NMOS 器件的非線性響應特征

性能變異幅度為-13%至 +5%，呈現(xiàn)典型亞線性特性；

主導影響因素為鎢接觸填充工藝，而非外延生長過程；

垂直方向與縱向應力分量存在相互抵消效應，導致整體響應復雜化。

值得關注的是，研究團隊通過嚴謹?shù)?Y 函數(shù)去嵌入分析技術證實：盡管寄生電阻隨間距變異顯著變化（PMOS 器件最高增幅達 30%），但器件性能變異的主導因素為本征溝道遷移率調(diào)制，而非寄生效應貢獻。

3、鰭片節(jié)距的影響：幅度有限但具工程意義

鰭片節(jié)距變異對器件性能的影響相對溫和，但仍具備可測量的工程意義：

NMOS器件：鰭片節(jié)距±7%變異對應驅(qū)動電流±2%的波動；

PMOS器件：相同節(jié)距變異范圍下，電流波動幅度為±1%。

考慮到 PMOS 器件采用 SiGe 應力源，其受鰭片節(jié)距變異影響較小的現(xiàn)象略顯反直覺。其物理本質(zhì)在于應力分量的競爭機制：鰭片間距增大時，垂直方向應力的正向提升效應與縱向應力的衰減效應相互抵消，導致整體性能變異幅度降低。

4、節(jié)距偏移難題的物理機制

SAQP 圖形化工藝本身存在一項關鍵技術挑戰(zhàn)：芯軸關鍵尺寸（CD）變異會引發(fā) “節(jié)距偏移（pitch walking）” 現(xiàn)象—— 相鄰鰭片間距發(fā)生差異化變異，而總四節(jié)距寬度保持恒定。該效應導致 4 鰭片器件的性能響應與其在鰭片陣列中的對齊方式強相關，形成三種差異化的靈敏度模式，需在器件設計階段予以系統(tǒng)性考量。

5、TCAD 驗證與物理機制解析

本研究的核心優(yōu)勢在于將硅片實測數(shù)據(jù)與基于新思科技（Synopsys）Sentaurus 平臺的三維 TCAD 仿真進行深度融合，仿真體系涵蓋：

外延生長過程的晶格動力學蒙特卡洛建模；

考慮晶格失配效應的熱機械應力計算；

鎢接觸沉積工藝引發(fā)的熱膨脹效應模擬；

應力依賴型載流子遷移率建模。

仿真結果與實測數(shù)據(jù)的高度吻合，驗證了物理機制解析的準確性，并為器件設計優(yōu)化提供了具備預測能力的分析框架。

6、對設計與制造流程的工程啟示

該研究成果具有多重工程應用價值：

1

節(jié)距精準控制的必要性

柵極間距變異引發(fā)的 13%性能波動，對產(chǎn)品性能達標構成顯著影響，因此需建立嚴格的工藝控制體系；

2

布局依賴效應的建模需求

標準單元庫與 EDA 設計工具需納入應力相關的布局依賴性模型；

3

器件布局位置的敏感性

4 鰭片器件相對于 SAQP 芯軸的對齊方式，會產(chǎn)生布局相關的靈敏度差異，進而影響器件匹配性與性能一致性；

4

器件類型的差異化靈敏度

PMOS 器件對柵極節(jié)距更敏感，NMOS 器件則受鰭片節(jié)距影響更顯著 —— 設計人員可基于此特性進行針對性優(yōu)化。

技術展望：環(huán)繞柵極（GAA）器件的延伸思考

盡管本研究聚焦于體硅 FinFET 器件，作者指出其研究方法可拓展至下一代環(huán)繞柵極（GAA）納米片晶體管，但需進行大規(guī)模模型重校準。GAA 器件采用釋放型納米片結構（而非連續(xù)鰭片），導致應力耦合機制更復雜，應力傳播路徑發(fā)生本質(zhì)變化，需開展針對性研究。

結論

本項系統(tǒng)性研究證實，機械應力調(diào)制仍是先進 CMOS 工藝中關鍵且易被忽視的性能影響因素。隨著半導體行業(yè)持續(xù)推進工藝節(jié)點微縮，理解并控制布局誘導型應力效應，已成為實現(xiàn)性能目標與降低器件變異性的核心技術路徑。

對工藝工程師而言，核心啟示明確：柵極間距控制應與關鍵尺寸控制保持同等優(yōu)先級。

對設計人員而言，布局優(yōu)化的重要性達到前所未有的高度，在先進工藝節(jié)點中，應力感知型設計已成為必備技術方案。

* 完整研究論文《柵極與鰭片間距變異對應力調(diào)制及 FinFET 晶體管性能的影響》（Impact of the Gate and Fin Space Variation on Stress Modulation and FinFET Transistor Performance）由Angelo Rossoni、Tomasz Brozek 與 Zsolt M. Kovacs-Vajna聯(lián)合撰寫，發(fā)表于《IEEE 電子器件匯刊》（IEEE Transactions on Electron Devices）。