低功耗RGB轉(zhuǎn)NTSC/PAL編碼器AD724：高效視頻編碼解決方案

引言

在當今的視頻處理領域，將RGB信號轉(zhuǎn)換為NTSC或PAL標準的視頻信號是一項常見且重要的任務。ADI公司的AD724 RGB轉(zhuǎn)NTSC/PAL編碼器為這一轉(zhuǎn)換提供了一種低成本、集成化的解決方案。本文將深入介紹AD724的特性、應用、工作原理以及使用時的注意事項，希望能為電子工程師在相關設計中提供有價值的參考。

文件下載：AD724.pdf

AD724特性亮點

低成本集成方案

AD724以其低成本和集成化的特點脫穎而出。它僅需 +5V 電源即可工作，減少了外部電源設計的復雜性。這種單電源供電的設計不僅降低了成本，還提高了系統(tǒng)的穩(wěn)定性。

靈活的時鐘輸入

該編碼器可接受FSC時鐘、晶體或4FSC時鐘，為不同的應用場景提供了極大的靈活性。當沒有外部時鐘時，可使用低成本的并行諧振晶體（NTSC為3.58 MHz，PAL為4.43 MHz）與片上振蕩器配合產(chǎn)生所需的副載波時鐘，也能直接接受外部視頻源的副載波時鐘。

豐富的輸出形式

AD724提供復合視頻和分離的Y/C（S - Video）輸出，且亮度和色度輸出時間對齊，確保了視頻信號的高質(zhì)量傳輸。同時，它能夠驅(qū)動75Ω反向端接負載，滿足大多數(shù)視頻系統(tǒng)的需求。

極少的外部組件

無需外部濾波器或延遲線，片上的直流鉗位功能進一步簡化了設計，減少了電路板空間和成本。

可選編碼模式

通過邏輯選擇，可輕松在NTSC或PAL編碼模式之間切換，適應不同地區(qū)的視頻標準。

緊湊的封裝

采用16引腳SOIC封裝，體積小巧，適合空間受限的應用。

技術參數(shù)解析

信號輸入

AD724的RGB輸入（RIN、GIN、BIN）最大峰 - 峰值為714 mV，輸入電阻為1 MΩ，輸入電容在滿量程時典型值為5 pF。這些參數(shù)確保了信號的準確輸入和處理。

邏輯輸入

邏輯輸入（HSYNC、VSYNC、FIN、ENCD、STND、SELECT）兼容TTL、3V和5V CMOS邏輯電平，為不同的數(shù)字電路接口提供了便利。

視頻輸出

• 亮度（LUMA）：在5 MHz處，NTSC模式下滾降為 - 7 dB，PAL模式下為 - 6 dB；增益誤差在 - 15% 至 +15% 之間；非線性度為 ± 0.3%；同步電平在NTSC模式下為243 mV，PAL模式下為286 - 300 mV；直流黑電平為1.3 V。
• 色度（CRMA）：帶寬在NTSC模式下為3.6 MHz，PAL模式下為4.4 MHz；色同步信號幅度在NTSC模式下為170 - 330 mV p - p，PAL模式下為249 - 288 mV；PAL模式下相位誤差為2.28 ± 3°。
• 復合視頻（COMP）：絕對增益誤差在 - 5% 至40% 之間，差分增益為 ± 1%，差分相位為0.5°，直流黑電平為2.0 V，色度/亮度時間對齊為1.5 ns。

電源供應

推薦電源范圍為 +4.75V 至 +5.25V，編碼模式下靜態(tài)電流為33 mA，掉電模式下為1 mA，低功耗特性使其適用于各種電池供電或?qū)拿舾械膽谩?/p>

工作原理剖析

時鐘模式

AD724有三種時鐘模式：FSC模式（CMOS時鐘或片上晶體振蕩器）和4FSC模式（CMOS時鐘）。在FSC模式下，SELECT引腳拉低，可使用CMOS FSC時鐘或片上振蕩器；在4FSC模式下，SELECT引腳拉高，PLL被旁路。

信號處理

RGB輸入信號經(jīng)過直流鉗位后進入模擬編碼矩陣，生成亮度（Y）和色度（U、V）信號。亮度信號經(jīng)過低通濾波器和采樣數(shù)據(jù)延遲線，以匹配色度和亮度的延遲；色度信號經(jīng)過低通濾波器和調(diào)制器，生成調(diào)制后的色度信號。最后，濾波后的色度信號與亮度信號相加，生成復合視頻信號。

同步信號處理

HSYNC和VSYNC輸入信號通過XNOR門生成CSYNC信號，用于生成同步和色同步信號。在同步系統(tǒng)中，色同步信號相對于輸出同步信號的下降沿有固定位置；在異步系統(tǒng)中，色同步信號的位置可能會因時鐘不同步而發(fā)生變化。

應用場景與設計要點

輸入設計

• RGB輸入應在靠近IC處用75Ω電阻接地，以確保信號的正確傳輸。輸入信號在水平消隱期間應保持在黑電平，內(nèi)部直流鉗位會將其鉗位到參考黑電平。為提高抗噪能力，可使用較大的輸入電容（如0.1 μF）。
• HSYNC和VSYNC邏輯輸入具有一定的滯回特性，可避免將噪聲輸入邊緣誤判為多個同步邊緣。SELECT輸入用于選擇1FSC或4FSC頻率，F(xiàn)IN輸入可接受FSC或4FSC時鐘或1FSC頻率的晶體。

布局考慮

• AD724是全CMOS混合信號器件，模擬和數(shù)字電源及地引腳應通過低電感路徑連接到地平面。每個電源引腳應使用0.1 μF的低電感電容和10 μF的鉭電容進行旁路。
• 三個模擬輸入（RIN、GIN、BIN）應在靠近引腳處用75Ω電阻接地，輸出端應使用75Ω串聯(lián)電阻，并在遠端用75Ω電阻接地。輸出信號需要交流耦合，COMP和LUMA輸出需要220 μF的串聯(lián)電容以傳輸?shù)皖l信息。

具體應用案例

• VGA輸出轉(zhuǎn)換：可將個人計算機VGA卡的模擬RGB輸出轉(zhuǎn)換為NTSC或PAL電視標準。但需注意，AD724需要與電視標準一致的隔行RGB視頻和時鐘速率。大多數(shù)VGA控制器支持多種輸出模式，可通過修改內(nèi)部寄存器來實現(xiàn)隔行輸出。
• MPEG解碼應用：在MPEG解碼系統(tǒng)中，AD724可將24位寬的RGB視頻轉(zhuǎn)換為模擬RGB視頻和復合視頻，滿足不同顯示設備的需求。

總結

AD724作為一款低成本、高性能的RGB轉(zhuǎn)NTSC/PAL編碼器，具有豐富的特性和廣泛的應用場景。電子工程師在設計視頻處理系統(tǒng)時，可充分利用其優(yōu)勢，簡化設計流程，提高系統(tǒng)性能。同時，在使用過程中需注意輸入設計、布局考慮等要點，以確保系統(tǒng)的穩(wěn)定性和可靠性。你在實際應用中是否遇到過類似編碼器的使用問題？歡迎在評論區(qū)分享你的經(jīng)驗和見解。