英特爾近日在舊金山召開的SemiCon West上公布了他們在半導(dǎo)體領(lǐng)域最新的研究成果，一共公布了三種新的3D封裝工藝，為未來開啟了一個全新的維度。芯片封裝一直是芯片制造中的一個重頭戲，在傳統(tǒng)的2D封裝技術(shù)已經(jīng)發(fā)展到瓶頸之后，半導(dǎo)體制造商們把目光轉(zhuǎn)向了3D堆疊工藝。Foveros是英特爾于2018年提出的3D封裝工藝技術(shù)，將在今年晚些時候正式發(fā)售的LakeField處理器上率先使用。

3D堆疊工藝

芯片封裝一直是芯片制造中的一個重頭戲，在傳統(tǒng)的2D封裝技術(shù)已經(jīng)發(fā)展到瓶頸之后，半導(dǎo)體制造商們把目光轉(zhuǎn)向了3D堆疊工藝。Foveros是英特爾于2018年提出的3D封裝工藝技術(shù)，將在今年晚些時候正式發(fā)售的LakeField處理器上率先使用。

Co-EMIB

EMIB和Foveros是英特爾用于3D堆棧式封裝的兩項技術(shù)，前者允許芯片模塊間的高速內(nèi)聯(lián)，后者允許堆疊模塊間的垂直通信，這兩項技術(shù)可以在低功耗的情況下提供非常高的帶寬和IO密度。新的Co-EMIB技術(shù)是將EMIB和Foveros相結(jié)合，同樣的，采用Co-EMIB技術(shù)的芯片保留了兩項技術(shù)原有的優(yōu)點，可以在低功耗高帶寬的情況下連接模擬電路、內(nèi)存以及其他的周邊元件。

Co-EMIB示意圖，圖源WikiChip

ODI

ODI全稱Omni-Directional Interconnect，在3D封裝中，芯片通信有兩個維度，一是水平方向上的芯片間互相通信，另一個是垂直方向上的，比如一個計算模塊與另一個獨立計算模塊通信就是水平方向上的，而計算模塊與堆疊在其上的高速緩存通信就是垂直方向上的。新的ODI封裝技術(shù)減少了與通訊總線接觸的面積，這部分節(jié)約出來的面積就可以直接連通底層的供電，減少了中間層可能發(fā)生的漏電情況，大幅提升了供電性能。

ODI示意圖，圖源WikiChip

MDIO

MDIO是本次公布的最為概念性的技術(shù)，它是一種新的片上互聯(lián)總線，相比目前使用的AIB（Advanced Interface Bus）物理層，新的總線將提供兩倍的帶寬和更高的電源效率。

總結(jié)

這次公布的三種新型技術(shù)都是對未來的芯片封裝有著重要作用的技術(shù)，它們雖然不會地給我們的PC帶來直觀性的變化，但是他們給英特爾乃至整個半導(dǎo)體業(yè)界更高的靈活性去設(shè)計一枚處理器或者是SoC，并且采用3D堆疊技術(shù)會在性能上有所提升。在后摩爾定律時代，這種新的技術(shù)突破是未來半導(dǎo)體發(fā)展的堅實基礎(chǔ)。