AMD Zynq UltraScale+ RFSoC評(píng)估套件調(diào)試檢查表
本篇文章包含一份調(diào)試檢查表，它是對(duì) AMD Zynq UltraScale+ RFSoC 評(píng)估套件（....
如何使用AMD Vitis硬件在環(huán)功能運(yùn)行Vitis子系統(tǒng)設(shè)計(jì)
到目前為止，本文關(guān)于 AMD Versal AIE 驗(yàn)證和 AMD Vitis 新的驗(yàn)證功能的研究，....
第二代AMD VERSAL AI EDGE系列全面賦能汽車ADAS系統(tǒng)
選擇 AMD 自適應(yīng) SoC 和 FPGA 第二代 AMD Versal AI Edge 系列自適應(yīng)....
AMD Versal CPM5 QDMA Gen4x8 ST Only Performance Design CED示例
本篇博文演示了在AMD Vivado Design Suite 2024.1 中生成 CPM5_QD....
AMD Versal自適應(yīng)SoC中eMMC燒錄/啟動(dòng)調(diào)試檢查表（下）
有多種受支持的方式可用于燒錄 eMMC 器件，包括使用 AMD Vivado IDE、使用 AMD ....
AMD Versal自適應(yīng)SoC中eMMC燒錄/啟動(dòng)調(diào)試檢查表（上）
本篇博文提供了有關(guān) AMD Versal 自適應(yīng) SoC 中 eMMC 燒錄和啟動(dòng)設(shè)置的技巧和指南。....
第二代AMD Kintex UltraScale+ FPGA的亮點(diǎn)
第二代 AMD Kintex UltraScale+ FPGA 可有效賦能專業(yè)音視頻、廣播、醫(yī)療、機(jī)....
如何使用Lopper實(shí)用工具為目標(biāo)處理器生成DTB
Lopper 是一個(gè)基于 Python 的框架，用于從系統(tǒng)設(shè)備樹中抽取系統(tǒng)元數(shù)據(jù)，例如，處理器地址映....
使用AMD Value Package加速提升工作效率
AMD Value Package (AVP) 是一種一體化解決方案套件，旨在幫助工程團(tuán)隊(duì)提升工作效....
使用Aurora 6466b協(xié)議實(shí)現(xiàn)AMD UltraScale+ FPGA與AMD Versal自適應(yīng)SoC的對(duì)接
在本博客中，我們將介紹使用 Aurora 6466b 協(xié)議實(shí)現(xiàn) AMD UltraScale+ FP....
鎖存器中的時(shí)間借用概念與靜態(tài)時(shí)序分析
對(duì)于基于鎖存器的設(shè)計(jì)，靜態(tài)時(shí)序分析會(huì)應(yīng)用一個(gè)稱為時(shí)間借用的概念。本篇博文解釋了時(shí)間借用的概念，若您的....
AMD Power Design Manager 2025.2版本現(xiàn)已發(fā)布
AMD Power Design Manager 2025.2 版本現(xiàn)已發(fā)布，并正式支持第二代 AM....
全新AMD Vitis統(tǒng)一軟件平臺(tái)2025.2版本發(fā)布
AMD Vitis統(tǒng)一軟件平臺(tái) 2025.2 版現(xiàn)已推出，此版本為使用 AMD Versal AI ....
AMD Vivado Design Suite 2025.2版本現(xiàn)已發(fā)布
AMD Vivado Design Suite 2025.2 版本現(xiàn)已發(fā)布，新增對(duì) AMD Vers....
如何在AMD Vitis Unified IDE中使用系統(tǒng)設(shè)備樹
您將在這篇博客中了解系統(tǒng)設(shè)備樹 (SDT) 以及如何在 AMD Vitis Unified IDE ....
Video Processing Subsystem與HDMI示例設(shè)計(jì)
在撰寫本文時(shí)，HDMI Transmitter Subsystem IP 核與 Video Proc....
AMD Vitis AI 5.1測(cè)試版發(fā)布
AMD Vitis AI 5.1全新發(fā)布——新增了對(duì) AMD Versal AI Edge 系列神經(jīng)....
如何在應(yīng)用程序調(diào)試期間分析棧和堆使用情況
隨著 AMD Vitis 統(tǒng)一軟件平臺(tái) 2021.2 的發(fā)布，Vitis 引入了一個(gè) Tcl 腳本，....
AMD Versal自適應(yīng)SoC內(nèi)置自校準(zhǔn)的工作原理
本文提供有關(guān) AMD Versal 自適應(yīng) SoC 內(nèi)置自校準(zhǔn) (BISC) 工作方式的詳細(xì)信息。此....
如何利用XPIO構(gòu)建并實(shí)現(xiàn)帶有Strobe的高速接口設(shè)計(jì)
在 AMD Versal 自適應(yīng) SoC 器件中，SelectIO 是實(shí)現(xiàn)高速接口的重要組成部分。它....
如何使用PetaLinux檢查RFDC IP狀態(tài)
本篇博客演示了在 ZCU208 評(píng)估板和 ZCU216 評(píng)估板中通過運(yùn)行簡單的 RFDC 示例來快速....
如何解決I/O時(shí)鐘布局器錯(cuò)誤
在 I/O 時(shí)鐘布局器階段可能會(huì)發(fā)生錯(cuò)誤，指出該工具無法對(duì)該時(shí)鐘結(jié)構(gòu)進(jìn)行布局，直至最后 BUFG 仍....
AMD Vivado ChipScope助力硬件調(diào)試
許多硬件問題只有在整個(gè)集成系統(tǒng)實(shí)時(shí)運(yùn)行的過程中才會(huì)顯現(xiàn)出來。AMD Vivado ChipScope....
高扇出信號(hào)線優(yōu)化技巧（下）
該屬性會(huì)將每個(gè)驅(qū)動(dòng)程序的扇出限制告知工具，并通過指示布局器了解扇出限制來指引該工具對(duì)高扇出的負(fù)載進(jìn)行....
高扇出信號(hào)線優(yōu)化技巧（上）
高扇出信號(hào)線 (HFN) 是具有大量負(fù)載的信號(hào)線。作為用戶，您可能遇到過高扇出信號(hào)線相關(guān)問題，因?yàn)閷?...
AMD 2025.1版嵌入式軟件和工具的新增功能
AMD 2025.1 版嵌入式軟件和工具是面向新一代嵌入式系統(tǒng)開發(fā)而打造的綜合平臺(tái)，全面加速概念構(gòu)想....
