2） 初始化和配置：
每次在程序重新運(yùn)行時，系統(tǒng)會對所有FIFO進(jìn)行初始化，清除原有的數(shù)據(jù)。在上位機(jī)中對FIFO進(jìn)行讀取之前，要首先對FIFO進(jìn)行開始操作，否則，雖然最終能讀出數(shù)據(jù)，但前期會出現(xiàn)數(shù)據(jù)的丟失。當(dāng)然，也可以通過編程的方式對FIFO進(jìn)行初始化：使用FIFO的調(diào)用節(jié)點(diǎn)，先開始FIFO，再停止FIFO，再開始FIFO，就能完成FIFO的初始化并使FIFO處于就緒的狀態(tài)。不過這種編程方法來初始化FIFO的操作不常用。

FPGA與Host端通常采用DMA的方式進(jìn)行數(shù)據(jù)傳輸，數(shù)據(jù)在DMA控制器的作用下從FPGA傳輸?shù)缴衔粰C(jī)的緩沖區(qū)中，LabVIEW從緩沖區(qū)讀取到應(yīng)用程序內(nèi)部；在從上位機(jī)往下位機(jī)傳輸數(shù)據(jù)時，LabVIEW將數(shù)據(jù)從應(yīng)用程序內(nèi)部寫入到緩沖區(qū)中，然后DMA控制器通過總線從緩沖區(qū)獲取數(shù)據(jù)。在配置時，一方面需要配FPGA端的FIFO大小，這是通過窗口配置的方式來實(shí)現(xiàn)的。FIFO本身的大小在一定程度上可以減低數(shù)據(jù)覆蓋的危險，但FIFO設(shè)置的過大，會占用太多FPGA的資源，且是沒有必要的；另一方面需要配置上位機(jī)端用于DMA FIFO的緩沖區(qū)大小。一般，緩沖區(qū)的大小為每次讀取的數(shù)據(jù)塊大小的5~10倍左右。

3） FIFO讀取和寫入超時的利用：
參考FFT Co-processor范例，當(dāng)FIFO中沒有有效數(shù)據(jù)時，讀取操作會發(fā)生超時，這時，不將無效數(shù)據(jù)寫入到下一級的FIFO；在下一次定時循環(huán)時繼續(xù)讀??；當(dāng)寫入FIFO時發(fā)生超時，說明被寫入的FIFO中已沒有足夠的空間存入新的數(shù)據(jù)，這時，下一次定時循環(huán)時，依然向FIFO中寫入上一次循環(huán)的數(shù)據(jù)。當(dāng)然，使用這種方式來進(jìn)行數(shù)據(jù)傳輸時，F(xiàn)IFO讀取和寫入的數(shù)據(jù)都不會發(fā)生異常，但如果該流程中包含Host與FPGA之間的數(shù)據(jù)傳輸，則會影響FPGA執(zhí)行的速率：I）Host端發(fā)送數(shù)據(jù)不夠快，則FPGA中總是無法得到有效數(shù)據(jù)，導(dǎo)致FPGA處理流程受限于數(shù)據(jù)源；II）Host端接收數(shù)據(jù)不夠快，則FPGA無法將FPGA-to-Host FIFO中的數(shù)據(jù)快速清空，進(jìn)而影響FPGA從Host端取數(shù)據(jù)的速率。因此，在使用FPGA處理并向上位機(jī)傳輸數(shù)據(jù)的時候，上位機(jī)要以FPGA處理速率相當(dāng)?shù)乃俾驶蛘咭员M可能快的速率讀取數(shù)據(jù)。推薦的方式如下：

很多時候，從FPGA中讀取出來的數(shù)據(jù)需要直接流盤到磁盤陣列中。在高速流盤時對每次寫入文件的數(shù)據(jù)塊大小有要求——必須是扇區(qū)大小的整數(shù)倍，這種情況下，怎么進(jìn)行讀取呢？

當(dāng)然，很多函數(shù)本身就自帶輸入就緒、輸入有效和輸出就緒、輸出有效這些端口，可以將這些端口與FIFO讀取和寫入超時端口結(jié)合起來，保證讀取或者寫入數(shù)據(jù)的有效性。如下：

四線制的握手交互：上圖中展示的已經(jīng)是一種四線制的握手方式，完成了三個模塊之間的交互。我們可以把這種交互分成左右兩部分來查看，每一部分分別都是兩線制的控制回環(huán)。首先來看左側(cè)部分：讀取FIFO IN時，如果發(fā)生超時，那么它輸出的數(shù)據(jù)就是無效的，可以將這個端口與下一個模塊的“輸入有效”端口相連，來告知下一個模塊這個必要的信息，對于無效數(shù)據(jù)，該模塊應(yīng)該丟棄；而如果第二個模塊準(zhǔn)備好接收下一個數(shù)據(jù)之后，第二個模塊也將該信號反饋給第一個模塊，告知第一個模塊可以輸出新的數(shù)據(jù)，否則，第一個模塊不應(yīng)該輸出新的數(shù)據(jù)；這就構(gòu)成了一個控制回環(huán)。再來看右側(cè)部分：第三個模塊如果準(zhǔn)備好了接收新的數(shù)據(jù)，需要將這個信息告知第二個模塊（連接到第二個模塊的“輸出就緒”端口），這時第二個模塊就可以輸出新的數(shù)據(jù)了，否則第二個模塊不應(yīng)該輸出有效數(shù)據(jù)；而當(dāng)?shù)诙€模塊輸出了有效的數(shù)據(jù)，那么第三個模塊就應(yīng)該接收數(shù)據(jù)，否則忽略。這又構(gòu)成了一個控制回環(huán)。按照這樣的思路，可以進(jìn)行多級級聯(lián)，完成多線制的握手。

四、FPGA中的數(shù)據(jù)類型轉(zhuǎn)換

FPGA中的很多運(yùn)算都用整型或者定點(diǎn)數(shù)完成，這其中會經(jīng)常碰到數(shù)據(jù)轉(zhuǎn)換的問題。比如，前端Adaptor采集到的信號的位寬是14，如果在FPGA中對數(shù)據(jù)進(jìn)行FFT運(yùn)算，就需要將整型數(shù)據(jù)轉(zhuǎn)換成定點(diǎn)數(shù)；很多時候，在將整型數(shù)轉(zhuǎn)換成定點(diǎn)數(shù)時，有客戶會問：我的整數(shù)位數(shù)應(yīng)該設(shè)置為多少呢？其實(shí)在數(shù)據(jù)轉(zhuǎn)換時，首先要搞清楚整條鏈路上數(shù)據(jù)轉(zhuǎn)換的步驟。前端的Adaptor在進(jìn)行AD采樣時，將數(shù)據(jù)轉(zhuǎn)換從DBL的模擬量量化成N位的整數(shù)。在量化的過程中，有一個量程的概念。比如量程為±M，那么轉(zhuǎn)換成將以±M作為歸一化的參考值。假設(shè)實(shí)際的模擬值為A，則A采樣值量化的方法如下：
量化值=A/M×2^((N-1))