隨著GPS（Global Positioning System）全球定位系統(tǒng)的不斷改進，應用領域正在不斷地開拓，目前已遍及國民經(jīng)濟各種部門，并開始逐步深入人們的日常生活。當前基于GPS定位產(chǎn)品體積一般較大，且處理核心大多采用單片機，單板機等，產(chǎn)品開發(fā)周期長，開發(fā)成本高，產(chǎn)品升級不方便，生命周期短。

　　超大規(guī)模集成電路技術的發(fā)展，尤其是PLD和FPGA技術的發(fā)展，使得在一塊可編程芯片上實現(xiàn)整個的嵌入式系統(tǒng)成為可能。 SOPC（System on a programmable chip）技術將CPU，存儲器，I/O接口等系統(tǒng)設計所必須的模塊集成在一片F(xiàn)PGA上，具有設計靈活，可裁減、可擴充、可升級、軟硬件在系統(tǒng)可編程的功能［1］。

　　本文設計了一種基于SOPC技術的便攜式定位系統(tǒng)，并針對GPS在城市高樓和地下停車場等地方容易出現(xiàn)定位盲區(qū)的問題，提出采用GPS/數(shù)字指南針組合定位的解決方案。本文首先介紹了系統(tǒng)組成和硬件實現(xiàn)，再對軟件開發(fā)作了詳細分析，并給出了源程序，最后對試驗樣機進行了試驗，驗證了系統(tǒng)的可行性。

　　1 系統(tǒng)基本結構

　　基于NIOSⅡ的便攜式組合定位系統(tǒng)由兩部分組成：接收終端和監(jiān)控中心。接收終端接收GPS/數(shù)字指南針組合定位信號，并通過GPRS模塊發(fā)往監(jiān)控中心，監(jiān)控中心將接收到的組合定位信號進行數(shù)據(jù)融合，采用基于模糊模式識別技術的地圖匹配法，借助GIS電子地圖庫中的高精度道路信息作為分類模板來進行模式識別，根據(jù)識別結果來提高GPS接收數(shù)據(jù)的定位精度，實現(xiàn)數(shù)據(jù)與電子地圖的實時匹配，實時地顯示接收終端佩戴者所在的位置，授權用戶也可以通過 Internet隨時隨地查看終端佩戴者的位置。一旦發(fā)生緊急情況，終端佩帶者可以觸發(fā)終端上的報警按鈕，由監(jiān)控中心實時進行相應處理。

　　2 接收終端硬件設計

　　系統(tǒng)接收終端硬件由一塊FPGA芯片和GPS模塊，GPRS模塊，數(shù)字指南針模塊，報警模塊等組成，在FPGA芯片中主要實現(xiàn)NIOSⅡ軟核處理器，片上存儲器和數(shù)字接口電路的功能。

　　NIOSⅡ是Altera公司推出的32位RISC嵌入式處理器，能和用戶邏輯相結合，編程至Altera FPGA中。處理器具有32位指令集，32位數(shù)據(jù)通道和可配置的指令及數(shù)據(jù)緩沖，實現(xiàn)成本低，在FPGA中實現(xiàn)成本只要35美分，靈活性大，采用軟核形式，具有完全的可定制特性，設計人員可根據(jù)實際需求在多種系統(tǒng)設置組合中進行選擇，達到性能、特性和成本最優(yōu)化，具有超過200DMIP的性能［2］。可以通過下載硬件配置文件到FPGA來實現(xiàn)更新，非常方便。

　　根據(jù)系統(tǒng)的功能要求和NIOS II軟核處理器的高度可配置性，在硬件開發(fā)工具SOPC Builde定制的NIOS II軟核處理器系統(tǒng)如圖1所示，在一塊Altera EP1C12Q240C8 FPGA上實現(xiàn)了NIOSⅡ軟核CPU，OnChip RAM，Timer，UART，Epcs controller等模塊，NIOSⅡ軟核CPU和其它IP模塊之間通過Avalon片上總線相連，該總線規(guī)定了主部件和從部件之間進行連接的端口和通信的時序。

　　圖1定制的NIOSⅡ處理器系統(tǒng)

　　UART串口通信模塊用于NIOSⅡ處理器和外部的通信，本系統(tǒng)通過串口采集GPS和數(shù)字指南針的定位信號，并通過串口將定位信號和報警信號發(fā)給GPRS模塊發(fā)往監(jiān)控中心。On Chip RAM為系統(tǒng)提高片上存儲單元，CY1C12Q240C8提供了239，616 bits的RAM單元，系統(tǒng)無需擴展外部存儲器。Epcs controller模塊用于系統(tǒng)上電時，控制硬件配置文件和程序從串行配置芯片下載到FPGA中。Timer定時器模塊提供系統(tǒng)定時中斷，報警模塊由一個按鈕組成，終端佩帶者遇到緊急情況時通過觸發(fā)按鈕向監(jiān)控中心報警。電源模塊給系統(tǒng)提供系統(tǒng)電源，晶振模塊給系統(tǒng)提供系統(tǒng)時鐘。

　　3 接收終端軟件實現(xiàn)

　　接收終端軟件開發(fā)在集成開發(fā)環(huán)境Nios II IDE中進行，主要完成定位數(shù)據(jù)的采集和與監(jiān)控中心的通信。

　　3.1 軟件開發(fā)環(huán)境Nios II IDE

　　Nios II IDE是Nios II軟核處理器的主要開發(fā)工具，它基于開放和可擴展的Eclipse平臺，為軟件開發(fā)提供了一個完整的C/C++設計開發(fā)環(huán)境，它包括一個具有工程管理、源代碼開發(fā)、基于JTAG調試功能的圖形用戶界面（GUI），借助于HAL（Hardware Abstraction Layer，硬件抽象層）可以用類似C語言的庫函數(shù)來訪問硬件設備或文件［3］，縮短軟件開發(fā)周期。

　　3.2 HAL系統(tǒng)庫

　　HAL（Hardware Abstraction Layer，硬件抽象層）系統(tǒng)庫可以為嵌入式軟件開發(fā)人員訪問底層硬件提供簡單的設備驅動接口，NIOS II軟核處理器支持HAL，其為用戶提供了以下支持：與ANSI C集成的標準庫－提供類似C語言的標準庫函數(shù)；設備驅動，提供訪問系統(tǒng)中的每個設備的驅動程序；HAL API，提供標準的接口程序如設備訪問、中斷處理等；系統(tǒng)初始化和設備初始化，提供main（ ）函數(shù)之前處理器和系統(tǒng)外圍設備的初始化。基于HAL的系統(tǒng)層次如圖2所示。

　　圖2 基于HAL的系統(tǒng)層次

　　3.3 接收終端軟件開發(fā)

　　根據(jù)系統(tǒng)的功能，軟件設計流程圖如3所示。

　　圖3 軟件設計流程圖