Xilinx更新“利用千兆位級串行I/O進行設計”課程

了解如何將串行收發(fā)器應用到您的?7?系列?FPGA?設計中。了解并利用串行收發(fā)器模塊的特性：如?8B/10B?和?64B/66B?編碼、通道綁定、時鐘校正和逗點檢測。其它專題包括?7?系列FPGA?收發(fā)器向導的用法、綜合和實現(xiàn)的考慮因素、與收發(fā)器有關的電路板設計，以及測試與調(diào)試。本課程采用演講和動手實驗相結合的方式教授。了解更多??

閱讀全文

賽靈思針對回程應用推出完全自適應千兆位級點對點微波調(diào)制解調(diào)器IP

賽靈思針對回程應用推出完全自適應千兆位級點對點微波調(diào)制解調(diào)器IP，此款1024QAM微波調(diào)制解調(diào)器IP解決方案將完全可編程的硬件和API軟件相結合，支持新一代智能寬帶無線解決方案

2013-02-25 10:05:07

1670

分析寬帶系統(tǒng)互聯(lián)中的串行選擇

對于這一越來越復雜的情形，需要其他的解決方案。高速串行互聯(lián)一直主要用于通信行業(yè)，在較長的距離上傳輸數(shù)據(jù)流。采用高級硅片工藝技術，在很多系統(tǒng)中，這些串行鏈路的接口變得非常小，而數(shù)據(jù)速率足夠高，多千兆位串行鏈路替代了并行總線，甚至是異步I/O。

2013-03-12 11:41:44

1678

Xilinx ISE中的報告未更新

嗨，我對Xilinx ISE中生成的報告有疑問。我有一個設計，我正在檢查綜合和布局和路線報告。我對我的設計進行了一些更改并實施了它。我想檢查更改的啟動和邏輯利用率，但報告是相同的。我嘗試了很多次更改

2019-02-20 07:19:58

Xilinx Virtex Ultrascale FPGA MGT電源解決方案

描述 PMP9408 參考設計提供為 Xilinx 的 Virtex? Ultrascale? FPGA 中的千兆位收發(fā)器 (MGT) 供電時所需的所有電源軌。它利用一個 PMBus 接口來實現(xiàn)電流

2022-09-21 07:56:06

Xilinx Virtex Ultrascale FPGA MGT電源解決方案包括BOM及原理圖

描述PMP9408 參考設計提供為 Xilinx 的 Virtex? Ultrascale? FPGA 中的千兆位收發(fā)器 (MGT) 供電時所需的所有電源軌。它利用一個 PMBus 接口來實現(xiàn)電流

2018-08-29 08:42:24

Xilinx Virtex? Ultrascale? FPGA 多路千兆位收發(fā)器電源解決方案

描述PMP10520 參考設計提供為 Xilinx 的 Virtex? Ultrascale? FPGA 中的千兆位收發(fā)器 (MGT) 供電時所需的所有電源軌（1V/20A、 1.2V/30A

2022-09-27 06:46:35

利用 IBERT 進行 GTX 信號眼圖測試精選資料分享

利用 IBERT 進行 GTX 信號眼圖測試8.5.4.1 概述Vivado中提供了1種IBERT工具用于對Xilinx FPGA芯片的高速串行收發(fā)器進行板級硬件測試。通過IBERT我們可...

2021-07-20 07:28:23

利用單片機中I/O與中斷系統(tǒng)

、外部中斷1、定時器/計數(shù)器0、定時器/計數(shù)器1、串行中斷）。通過I/O篇與中斷篇的學習，其實基本學習完51單片機了。應用篇的出現(xiàn)是為了更好的利用單片機去做項目，通過做項目更好的利用單片機中I/O與中斷系統(tǒng)。言歸正傳，開始本文內(nèi)容。在I/O篇的綜合練習中，矩陣鍵盤用作輸入，單片...

2022-01-27 07:26:05

千兆級LTE技術的關鍵特性和實現(xiàn)原理

什么是千兆級LTE？千兆級LTE技術的關鍵特性和實現(xiàn)原理

2020-12-25 06:01:29

千兆位數(shù)據(jù)傳輸?shù)男盘柾暾栽O計

電磁兼容方面的問題也更加突出?！　⌒盘柾暾允侵感盘栐谛盘柧€上傳輸?shù)馁|(zhì)量，主要問題包括反射、振蕩、時序、地彈和串擾等。信號完整性差不是由某個單一因素導致，而是板級設計中多種因素共同引起。在千兆位設備的PCB

2018-09-11 15:19:49

Ultrascale FPGA多路千兆位收發(fā)器(MGT)電源解決方案

描述PMP9407 參考設計提供為 Xilinx 的 Virtex? Ultrascale? FPGA 中的千兆位收發(fā)器 (MGT) 供電時所需的所有電源軌。此設計采用一個 5V 輸入且配有一個

2022-09-26 06:32:49

XilinxVirtex?Ultrascale?FPGA多路千兆位收發(fā)器MGT電源解決方案

`描述PMP9408 參考設計提供為 Xilinx 的 Virtex? Ultrascale? FPGA 中的千兆位收發(fā)器 (MGT) 供電時所需的所有電源軌。它利用一個 PMBus 接口來實現(xiàn)電流

2015-05-11 10:30:22

XilinxVirtex?Ultrascale?FPGA多路千兆位收發(fā)器電源解決方案

`描述PMP10520 參考設計提供為 Xilinx 的 Virtex? Ultrascale? FPGA 中的千兆位收發(fā)器 (MGT) 供電時所需的所有電源軌（1V/20A、 1.2V/30A

2015-05-11 10:27:03

一個更適合工程師和研究僧的FPGA提升課程

約束； ● 利用UltraScale FPGA收發(fā)器進行設計； ● 高速存儲接口設計； ● 利用以太網(wǎng) MAC 控制器進行設計； ● 利用千兆位級串行 I/O 進行

2024-06-05 10:09:53

為Xilinx Virtex Ultrascale FPGA多路千兆位收發(fā)器供電的電源方案

描述PMP10520 參考設計提供為 Xilinx 的 Virtex? Ultrascale? FPGA 中的千兆位收發(fā)器 (MGT) 供電時所需的所有電源軌（1V/20A、 1.2V/30A

2018-09-10 09:02:14

什么是基于Xilinx FPGA的千兆以太網(wǎng)及E1信號？

目前，隨著多媒體應用的普及，千兆位以太網(wǎng)已經(jīng)發(fā)展成為主流網(wǎng)絡技術。大到成千上萬人的大型企業(yè)，小到幾十人的中小型企業(yè)，在建設企業(yè)局域網(wǎng)時都會把千兆位以太網(wǎng)技術作為首選的高速網(wǎng)絡技術。千兆位以太網(wǎng)技術甚至正在取代ATM技術，成為城域網(wǎng)建設的主力軍。

2019-10-15 07:57:39

使用XILINX的ROCKET I/O 實現(xiàn)150M的光纖通信合適/可行嗎？

要使用FPGA實現(xiàn)150M的光纖通訊，使用XILINX XAPP244的串行數(shù)據(jù)恢復功能感覺有些麻煩。使用XILINX的ROCKET I/O 實現(xiàn)150M的光纖通信合適/可行嗎？

2013-03-26 16:06:30

在哪里可以找到有關如何連接zynq和以太網(wǎng)千兆位控制器（ksz9021）的文檔？

你好，在哪里可以找到有關如何連接zynq和以太網(wǎng)千兆位控制器（ksz9021）的文檔？它是RGMI。這是標準連接嗎？

2020-08-07 10:17:15

基于Sitara AM57x千兆位以太網(wǎng)EtherCAT主接口解決方案

可用于基于 EtherCAT 的 PLC 或運動控制應用。EtherCAT 主站在 AM572x 處理器的千兆位以太網(wǎng)和(...)主要特色提供在千兆位開關 (CPSW) 和 PRU-ICSS 以太網(wǎng)端口

2018-12-26 14:40:25

基于Virtex-5 LXT助力串行背板接口設計

采用串行技術進行高端系統(tǒng)設計已占很大比例。在《EETimes》雜志最近開展的一次問卷調(diào)查中，有92%的受訪者表示2006年已開始設計串行I/O系統(tǒng)，而在2005年從事串行設計的僅占64%。串行技術

2019-04-12 07:00:11

基于Virtex-5 LXT的串行背板接口設計

采用串行技術進行高端系統(tǒng)設計已占很大比例。在《EETimes》雜志最近開展的一次問卷調(diào)查中，有92%的受訪者表示2006年已開始設計串行I/O系統(tǒng)，而在2005年從事串行設計的僅占64%。串行技術在

2019-04-16 07:00:07

如何利用FPGA中的高速串行I/O去實現(xiàn)嵌入式測試？

嵌入式測試是什么？如何用FPGA技術去實現(xiàn)嵌入式設計？如何測試FPGA中的高速串行I/O?

2021-04-13 07:03:58

如何完成嵌入式串行千兆以太網(wǎng)的設計

將FPGA內(nèi)嵌PowerPC硬核處理器、Xilinx精簡嵌入式操作系統(tǒng)Xilkernel，以及相應的外設IP Core相結合，完成嵌入式串行千兆以太網(wǎng)的設計。

2020-04-09 07:57:07

如何選擇合適的FPGA千兆位收發(fā)器？

選擇合適的千兆位收發(fā)器（GT）是通信和實時處理領域尤其需要重點考慮的設計事項，但特定的市場領域可能會存在太多的標準、協(xié)議或使用模型。有時針對某一種應用就會涉及到好幾種標準，為了選擇最適合的千兆位收發(fā)器，必須對各種協(xié)議的最新發(fā)展情況了如指掌。

2019-10-31 06:57:54

如何配置CML I / O標準？

你好Xilinx收發(fā)器使用CML IOSTANDARD。在xilinx 7系列示例設計中，有固定的GTREFCLK位置，但其他引腳未配置（txdata / rxdata）在下面的I / O表中，txdata和rxdata引腳未配置CML I / O標準。我如何配置CML I / O標準？

2020-08-13 10:10:53

工業(yè)溫度級雙端口千兆位以太網(wǎng)性能評估包括BOM及層圖

描述此設計用于對兩個工業(yè)級 DP83867IR 千兆位以太網(wǎng) PHY 和 Sitara? 主機處理器（含集成式以太網(wǎng) MAC 和交換機）進行性能評估。此設計旨在滿足關于 EMI 和 EMC 的工業(yè)

2018-10-08 08:39:10

應對串行背板接口設計挑戰(zhàn)

采用串行技術進行高端系統(tǒng)設計已占很大比例。在《EETimes》雜志最近開展的一次問卷調(diào)查中，有92%的受訪者表示2006年已開始設計串行I/O系統(tǒng)，而在2005年從事串行設計的僅占64%?！　?b class="flag-6" style="color: red">串行

2019-05-05 09:29:30

怎么實現(xiàn)千兆位以太網(wǎng)用光纖收發(fā)器的設計？

怎么實現(xiàn)千兆位以太網(wǎng)用光纖收發(fā)器的設計？

2021-05-27 06:32:55

支持5V輸入的Xilinx Virtex Ultrascale FPGA千兆位收發(fā)器電源解決方案

描述PMP9407 參考設計提供為 Xilinx 的 Virtex? Ultrascale? FPGA 中的千兆位收發(fā)器 (MGT) 供電時所需的所有電源軌。此設計采用一個 5V 輸入且配有一個

2018-08-31 08:59:25

淺析千兆位無線LAN：802.11ac和802.11ad

隨著802.11n的廣泛部署，企業(yè)開始關注千兆位無線LAN。IEEE標準802.11ac和802.11ad（仍在進行中）都計劃在不同的頻道提供千兆位速度的無線LAN。802.11ac被特許在小于6

2019-07-01 07:42:05

用于10千兆位互連分析的Stripline TRL校準裝置

2019-10-09 09:08:56

用于Xilinx Ultrascale Kintex FPGA多路千兆位收發(fā)器(MGT)的電源解決方案

描述PMP9463 參考設計提供為 Xilinx Ultrascale? Kintex? FPGA 中的千兆位收發(fā)器 (MGT) 供電時所需的所有電源軌。它利用一個 PMBus 接口來實現(xiàn)電流和電壓

2018-08-10 09:36:45

用于千兆以太網(wǎng)保護的低壓瞬變二極管集成芯片 SLVU2.8 SLVU2.8-4 SLVU2.8-8

`用于千兆以太網(wǎng)保護的低壓瞬變二極管集成芯片SLVU2.8SLVU2.8-4SLVU2.8-8SLVU2.8系列的設計是為了保護以太網(wǎng)線路。它的低電容使它與千兆位以太網(wǎng)兼容。SLVU2.8-4A1被

2019-11-11 15:22:13

符合 EMI/EMC 標準的工業(yè)溫度級雙端口千兆位以太網(wǎng)參考設計

`描述此設計用于對兩個工業(yè)級 DP83867IR 千兆位以太網(wǎng) PHY 和 Sitara? 主機處理器（含集成式以太網(wǎng) MAC 和交換機）進行性能評估。此設計旨在滿足關于 EMI 和 EMC 的工業(yè)

2015-04-27 15:17:16

符合EMI/EMC標準的工業(yè)溫度級雙端口千兆位以太網(wǎng)參考設計

2022-09-21 08:02:24

請問多核架構在微波鏈路上如何實現(xiàn)千兆位傳輸？

請問多核架構在微波鏈路上如何實現(xiàn)千兆位傳輸？

2021-04-19 06:57:52

請問誰能推薦10千兆級開發(fā)好套件嗎？

嗨，我們正在設計處理10千兆位流量的邏輯，我們想知道是否有人對基于xilinx的工具包有這樣的開發(fā)經(jīng)驗/建議。謝謝

2019-08-16 10:23:44

請問選擇合適的FPGA千兆位收發(fā)器為什么至關重要？

選擇合適的FPGA千兆位收發(fā)器為什么至關重要？

2021-04-13 06:58:27

輕松實現(xiàn)高速串行I/O （FPGA應用設計者指南）

輕松實現(xiàn)高速串行I/OFPGA應用設計者指南輸入/輸出（I/O）在計算機和工業(yè)應用中一直扮演著關鍵角色。但是，隨著信號處理越來越復雜，I/O通信會變得不可靠。在早期的并行I/O總線中，接口的數(shù)據(jù)對齊

2020-01-02 12:12:28

均衡千兆位銅纜連接的IC

本文主要介紹的是均衡千兆位銅纜連接的IC。

2009-04-22 11:36:34

利用FactorySuite 2000 I/O Server

本文介紹了利用美國WONDERWARE 公司的Wonderware ® FactorySuite™2000 I/O Server Toolkit 如何開發(fā)用戶自己的I/O

2009-08-14 09:41:59

具有串行接口的I/O擴展器EM83010及其應用

具有串行接口的I/O 擴展器EM83010 及其應用作者：南京大學電子科學與工程系曹立進高敦堂都思丹孫宗琪吳勇來源：《電子技術應用》摘要：介紹了具有串行接口的I/O 擴

2009-11-01 14:41:02

Cisco Catelyst 6500系列交換機和千兆位以太

Cisco Catelyst 6500系列交換機和千兆位以太網(wǎng)幫助思科圣何塞總部適應未來需要本案例研究介紹了思科IT部門如何在思科總部的網(wǎng)絡中部署Cisco Catelyst 6500系列交換

2010-02-26 08:52:27

MAX9275GTN/V+T 是3.12Gbps千兆位多媒體串行鏈路(GMSL)串行器

描述 MAX9275/MAX9279是3.12Gbps千兆位多媒體串行鏈路(GMSL)串行器，具有并行LVCMOS輸入和CML串行輸出，可編程用于50ω同軸電纜或100ω屏蔽雙絞線(STP

2023-12-07 10:30:47

基于Rocket I/O模塊的高速I/O設計

摘要：介紹了采用Videx-ⅡPR0系列FPCA設計的應用于下一代無線通信系統(tǒng)中的高速I／O。由于充分利用芯片中集成的Rocket I／O模塊，并采用差分輸入?yún)⒖紩r鐘、

2009-06-20 10:45:35

1632

選擇合適的FPGA千兆位收發(fā)器至關重要

選擇合適的FPGA千兆位收發(fā)器至關重要選擇合適的千兆位收發(fā)器（GT）是通信和實時處理領域尤其需要重點考慮的設計事項，但特定的市場領域可能會存在太多的標準、

2009-11-04 10:05:02

638

千兆位設備PCB的信號完整性設計

千兆位設備PCB的信號完整性設計　　本文主要討論在千兆位數(shù)據(jù)傳輸中需考慮的信號完整性設計問題，同時介紹應用PCB設計工具解

2009-11-18 08:59:52

630

利用普通I/O口實現(xiàn)電容觸摸感應方案

利用普通I/O口實現(xiàn)電容觸摸感應方案技術背景　　現(xiàn)在電子產(chǎn)品中，觸摸感應技術日益受到更多關注和應用，不僅美觀

2010-04-22 10:16:16

1952

Xilinx FPGA設計的千兆以太網(wǎng)及E1信號的光纖傳輸方

本文設計的基于Xilinx FPGA的千兆位以太網(wǎng)及E1信號的光纖傳輸系統(tǒng)采用Xilinx XC5VLX30T芯片，通過以太網(wǎng)測試儀和數(shù)據(jù)誤碼儀對本系

2010-07-06 09:09:10

3060

單片機I/O 口模擬串行通信設計

本文介紹的用 89C51 單片機I/O 口模擬實現(xiàn)串行通信的方法，已成功地應用在某電壓數(shù)據(jù)采集系統(tǒng)中

2011-06-30 11:25:45

2178

MAX3748千兆位以太網(wǎng)光接收器

MAX3748多速率限制數(shù)據(jù)量化為SONET，光纖通道，千兆位以太網(wǎng)光接收器的放大器功能。

2011-08-03 09:49:25

1729

千兆位以太網(wǎng)組網(wǎng)技術_郭向勇

主要介紹了千兆位以太網(wǎng)技術及其在多速率局域網(wǎng)的組網(wǎng)設計、優(yōu)化方案和運用多種網(wǎng)絡技術的千兆位以太網(wǎng)組網(wǎng)工程實例。全書共9章，內(nèi)容包括OSI參考模型與TCP/IP協(xié)議簡介，以太網(wǎng)基

2012-01-04 15:34:46

XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接

XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接 The I/Os in Xilinx 7 series FPGAs are classified

2012-01-26 18:47:15

實現(xiàn)千兆位串行I_O的相關技術

一名設計工程師怎樣才能真正充分利用串行I/O的各種技術呢？在開始設計之前，我們需要知道什么對于實現(xiàn)串行I/O是有益的。我們需要研究一些基于串行設計的單元器件，從而了解一下

2012-04-01 15:01:36

I2C串行總線的組成及工作原理的PPT課程

2015-11-16 19:08:17

Xilinx 官方網(wǎng)站提供的一個利用DCT進行圖像壓縮的設計參考

Xilinx FPGA工程例子源碼：Xilinx 官方網(wǎng)站提供的一個利用DCT進行圖像壓縮的設計參考

2016-06-07 15:07:45

Xilinx Virtex Ultrascale? FPGA 多路千兆位收發(fā)器 (MGT) 電源解決方案

PMP9407 參考設計提供為 Xilinx 的 Virtex? Ultrascale? FPGA 中的千兆位收發(fā)器 (MGT) 供電時所需的所有電源軌。此設計采用一個 5V 輸入且配有一個

2017-02-08 09:14:00

1123

用于Xilinx Ultrascale Kintex FPGA多路千兆位收發(fā)器 (MGT) 的電源解決方案

PMP9463 參考設計提供為 Xilinx Ultrascale? Kintex? FPGA 中的千兆位收發(fā)器 (MGT) 供電時所需的所有電源軌。它利用一個 PMBus 接口來實現(xiàn)電流和電壓

2017-02-08 09:22:11

734

Xilinx Virtex? Ultrascale? FPGA 多路千兆位收發(fā)器 (MGT) 電源解決方案

PMP10520 參考設計提供為 Xilinx 的 Virtex? Ultrascale? FPGA 中的千兆位收發(fā)器 (MGT) 供電時所需的所有電源軌（1V/20A、 1.2V/30A

2017-02-08 15:59:50

1377

Xilinx更新語言課程至 Vivado 2015.1

Xilinx? 更新語言課程： ? 使用 ?VHDL? 進行設計、 ? 高級 ?VHDL? 、使用 ?Verilog? 進行設計 ? 、使用 ?SystemVerilog? 進行

2017-02-09 02:18:11

313

利用Xilinx UltraScale架構大幅提升生產(chǎn)力

片上的數(shù)據(jù)也越來越多。數(shù)據(jù)必須經(jīng)過緩存，然后再次以DDR存儲器形式通過并行I/O或以串行存儲器標準（如混合內(nèi)存立方體（HMC）和MoSys 帶寬引擎）形式再次通過串行I/O。數(shù)據(jù)從并行和串行I/O返回后，在傳送到下個目的地之前必須在邏輯和DSP中進行處理。

2018-07-12 14:33:00

2060

了解千兆位無線LAN：802.11ac和802.11ad

2017-11-23 06:09:02

1176

基于Xilinx FPGA的嵌入式串行千兆以太網(wǎng)設計

進行嵌入式串行千兆以太網(wǎng)開發(fā)成為可能。本設計使用Xilinx公司65 nm工藝級別的Virtex5 FXT系列芯片，滿足嵌入式系統(tǒng)設計所應具備的高性能、高密度、低功耗和低成本的要求。

2017-11-23 10:14:46

3913

32mb串行閃存133mhz多I/O SPI和四I/O QPI DTR接口數(shù)據(jù)手冊

2018-01-30 14:37:50

符合EMI/EMC標準的工業(yè)溫度級雙端口千兆位以太網(wǎng)參考設計

此設計符合 EMI 和 EMC 標準，具有寬輸入電壓范圍 (17-60V)，采用兩個 DP83867IR 千兆位以太網(wǎng)PHY 和 AM3359 Sitara? 處理器，適用于嚴苛的工業(yè)環(huán)境。

2018-05-08 16:13:06

PCB設計過程中需要考慮的因素

千兆位級串行I/O技術有著極其出色的優(yōu)越性能，但這些優(yōu)越的性能是需要條件來保證的，即優(yōu)秀的信號完整性。例如，有個供應商報告說，他們第一次試圖將高速、千兆位級串行設計用于某種特定應用時，失敗率為90%。為了提高成功率，我們可能需要進行模擬仿真，并采用更復雜的新型旁路電路。

2018-06-20 14:24:00

2817

Zynq-7000 All Programmable SoC器件的I/O標準

了解設計人員在使用Zynq-7000 All Programmable SoC器件時可用的不同I / O，從標準I / O到串行收發(fā)器以及模擬輸入。

2018-11-26 06:36:00

3345

針對FPGA的GTP信號 PCB設計過程中需要考慮到以下因素

2019-04-17 15:50:40

1813

XIlinx利用HLS進行加速設計進度

RTL代碼），也可以在某些場合加速設計與驗證（例如在FPGA上實現(xiàn)OpenCV函數(shù)），但個人還是喜歡直接從RTL入手，這樣可以更好的把握硬件結構。Xilinx官方文檔表示利用HLS進行設計可以大大加速設計進度：

2019-07-31 09:45:17

7434

利用PCB設計和分析方法為多千兆位接口改善產(chǎn)品創(chuàng)建時間

加利福尼亞州圣何塞， Jan。 20,2016 /PRNewswire/- Cancence Design Systems，Inc。（納斯達克股票代碼：CDNS）今天宣布推出Sigrity?2016技術組合，通過增強的PCB設計和分析方法改善產(chǎn)品創(chuàng)建時間是多千兆位接口的理想選擇。

2019-08-08 09:56:41

1769

Z-Pack HM-Zd連接器支持每秒10千兆位的串行速度

賓夕法尼亞州哈里斯堡 - 泰科電子宣布其Z-Pack HM-Zd連接器產(chǎn)品線現(xiàn)在將被歸類為能夠支持每秒10千兆位（Gbit/s）的串行速度。這是對3到5 Gbit/s范圍內(nèi)差分應用的連接器的原始性能分類的更新。

2019-09-15 16:45:00

2871

千兆位串行鏈路實現(xiàn)無限可擴展性應用

多內(nèi)核處理器可為越來越多的高性能、數(shù)據(jù)密集型應用帶來優(yōu)勢，如無線基站與高性能計算平臺等，因此系統(tǒng)可擴展性只能通過大容量嵌入式互連實現(xiàn)。千兆位串行鏈路不但可降低系統(tǒng)成本，減少面積占用與引腳數(shù)，同時還可提高并行性，改進性能與容量，從而有助于實現(xiàn)系統(tǒng)可擴展性。

2020-01-19 10:15:00

1604