作者：Michael Peffers

歡迎閱讀《模擬線路》(Analog Wire) 上《獲得連接》博客系列的第四篇文章！我們?cè)谏掀┛椭刑接懥艘恍?a>隨機(jī)抖動(dòng)的測(cè)量技術(shù)以及實(shí)驗(yàn)室中確定性抖動(dòng)的組成部分。在這篇博客中，我們將討論 MLVDS、類似標(biāo)準(zhǔn)，并將介紹一種實(shí)用 MLVDS 應(yīng)用。

我們?cè)诳紤]通信鏈路中的合理架構(gòu)時(shí)，會(huì)想到三種拓?fù)洌狐c(diǎn)對(duì)點(diǎn)、多支路和多點(diǎn)。創(chuàng)建 TIA/EIA-644 或 LVDS 的目的是為點(diǎn)對(duì)點(diǎn)拓?fù)渲械?a target="_blank">驅(qū)動(dòng)器和接收器提供通用電氣層規(guī)范。點(diǎn)對(duì)點(diǎn)拓?fù)涫且环N半雙工鏈路，包含支持差分端接的單個(gè)驅(qū)動(dòng)器及接收器。下圖 1 是一個(gè)點(diǎn)對(duì)點(diǎn)配置：

圖 1：點(diǎn)對(duì)點(diǎn)

下一種架構(gòu)是多支路拓?fù)?。LVDS 標(biāo)準(zhǔn)在開發(fā)時(shí)并沒有考慮多支路拓?fù)?，因?TIA/EIA-644 標(biāo)準(zhǔn)在 2001 年進(jìn)行了升級(jí)，可在 TIA/EIA-644-A（LVDS、REV-A）標(biāo)準(zhǔn)中支持多支路。升級(jí)版 TIA/EIA-644-A 針對(duì)驅(qū)動(dòng)器要求進(jìn)行了標(biāo)準(zhǔn)化，將 LVDS 接收器的差分輸入漏電流限制在 6uA。多支路半雙工鏈路包含一個(gè)單驅(qū)動(dòng)器，可通過遠(yuǎn)離驅(qū)動(dòng)器、位于鏈路遠(yuǎn)端的一個(gè)端接電阻器與多個(gè)接收器通信。下圖 2 是多支路配置：

圖 2：多支路

第三種架構(gòu)是多點(diǎn)拓?fù)?，其需要一個(gè)已制定的 TIA/EIA-899 (MLVDS) 標(biāo)準(zhǔn)。多點(diǎn)架構(gòu)是半雙工鏈路，在相同總線中包含多個(gè)驅(qū)動(dòng)器與多個(gè)接收器，端接電阻器位于總線的兩端。在該拓?fù)渲斜仨毑捎秒p端接，以支持位于整個(gè)傳輸線路中不同點(diǎn)的多個(gè)驅(qū)動(dòng)器。由于這兩個(gè)端接電阻以并聯(lián)形式連接，因此多點(diǎn)驅(qū)動(dòng)器所能看到的有效電阻僅為 50?，而 LVDS 應(yīng)用中使用的則是 100?。算上共享一個(gè)總線的多個(gè)收發(fā)器的附加負(fù)載，驅(qū)動(dòng)器負(fù)載可能只有 30?。由于降低了負(fù)載，MLVDS 驅(qū)動(dòng)器可提供 565mV 的典型差分輸出電壓，大于 LVDS 驅(qū)動(dòng)器所應(yīng)支持的最大差分電壓，而且它們可將 24mA 至 43mA 的短路電流提高近一倍。由于有的周期內(nèi)總線部分沒有活動(dòng)驅(qū)動(dòng)器，因此電路的共模電壓由附加組件來控制，而附加組件會(huì)在共模失調(diào)電壓中引起大于正常值的移位。MLVDS 標(biāo)準(zhǔn)支持 ±1V 的接地噪聲失調(diào)，允許 MLVDS 電路的共模電壓變化范圍在 -1V 至 3.4V 之間，而非 LVDS 電路中所支持的共模電壓的 0–2.4V。

多點(diǎn)應(yīng)用中另一個(gè)需要考慮的問題是主傳輸線所產(chǎn)生的較長殘段，其可為設(shè)計(jì)人員帶來嚴(yán)重的信號(hào)完整性問題。一般建議盡量保持較少的殘段，確切來說就是建議使殘段保持在信號(hào)傳輸時(shí)間的 30%。為達(dá)到該標(biāo)準(zhǔn)，MLVDS 允許進(jìn)行邊緣速率控制，將最短傳輸時(shí)間規(guī)定在 1ns 內(nèi)。1ns 傳輸時(shí)間意味著 MLVDS 系統(tǒng)中預(yù)期的最大信號(hào)速率是 500Mbps，但殘段可能會(huì)達(dá)到幾乎兩英寸，不違反 30% 的指導(dǎo)要求。下圖 3 是多點(diǎn)配置，下表 1 總結(jié)了上述 LVDS 與 MLVDS 之間的區(qū)別：

圖 3：多點(diǎn)配置

表 1

?

SN65MLVD206 和 SN65MLVD040 均為半雙工 MLVDS 收發(fā)器，支持 30? 至 55? 負(fù)載范圍，信號(hào)傳輸速率分別高達(dá) 200Mbps 和 250Mbps。下圖 4 是使用 MLVDS 的典型應(yīng)用。在該方案中，SN65MLVD206 用來通過系統(tǒng)基架將來自主系統(tǒng)時(shí)鐘的同步時(shí)鐘分配給 NPU、ASIC 以及 FPGA 等。兩個(gè) SN65MLVD040 器件可用于每個(gè)線卡，以處理通過基架與系統(tǒng)中另一個(gè)點(diǎn)進(jìn)行通信的 16 位寬數(shù)據(jù)總線。這很容易明白為什么要制定 TIA/EIA-899 標(biāo)準(zhǔn)、為什么 MLVDS 適合下圖 4 中這樣的應(yīng)用：

圖 4：典型 MLVDS 應(yīng)用

原文請(qǐng)參見: http://e2e.ti.com/blogs_/b/analogwire/archive/2014/04/16/get-connected-lvds-for-multipoint-applications.aspx