作者：CRISTIAN FILIP，板系統(tǒng)部產(chǎn)品架構(gòu)師 Mentor Graphics，西門(mén)子公司

聯(lián)合電子設(shè)備工程委員會(huì) (JEDEC) 標(biāo)準(zhǔn)組織一直致力于 JESD204 串行接口規(guī)范的第四版，該規(guī)范最近獲得了 JEDEC 董事會(huì)投票 JCB-17-43 的批準(zhǔn)。該標(biāo)準(zhǔn)于 2018 年初發(fā)布，定義了將模數(shù) (ADC) 和數(shù)模 (DAC) 數(shù)據(jù)轉(zhuǎn)換器連接到 FPGA 和 ASIC 等邏輯器件的高速串行接口的要求。

該標(biāo)準(zhǔn)的修訂版 C 將最大數(shù)據(jù)速率從 12.5 Gbps 提高到 32 Gbps，并增加了對(duì)兩個(gè)附加鏈路層的支持：64B/66B 和 64B/80B。至于規(guī)范的先前版本，這些變化是由于需要具有更少差分 I/O、更低成本和降低互連復(fù)雜性的更小器件封裝。

在本文中，我們將回顧 JESD204C 標(biāo)準(zhǔn)中與通道合規(guī)方法相關(guān)的一些關(guān)鍵方面。

物理層規(guī)范JESD204C 規(guī)范分為多個(gè)文檔，每個(gè)文檔都定義了各種通信層的各個(gè)方面。互連的物理層在 JESD204-100 文檔中進(jìn)行了描述，該文檔指定了分為兩類(lèi)的六類(lèi)鏈路。B 類(lèi)包括 B-3、B-6 和 B-12，每一種都具有不同的最大數(shù)據(jù)速率。

三個(gè) C 類(lèi)類(lèi)別——CS(hort)、CM(edium) 和 CR(elective)——具有相同的 32 Gbps 最大數(shù)據(jù)速率，但根據(jù)通道的插入損耗特性攜帶不同的最小參考均衡架構(gòu)。C 類(lèi)的發(fā)射器、接收器和通道合規(guī)方法基于 IEEE 802.3 通道工作裕度 (COM) 的變體，稱(chēng)為 JESD 通道工作裕度 (JCOM)。

IEEE 802.3 COMCOM 是一種新興的合規(guī)方法，適用于以高數(shù)據(jù)速率運(yùn)行的通道。它是在 IEEE 802.3bj 標(biāo)準(zhǔn)中引入的，并很快被同一文檔的更新版本和其他標(biāo)準(zhǔn)化委員會(huì)（如 OIF-CEI、光纖通道和 JEDEC）所接受。

COM 計(jì)算算法在數(shù)學(xué)上是統(tǒng)計(jì)分析的一個(gè)子集，它使用來(lái)自受害通道和攻擊通道的 s 參數(shù)的單比特脈沖響應(yīng)。該算法在 IEEE Std 中有詳細(xì)描述。802.3 附件 93A 涉及多個(gè)步驟，可分為三個(gè)主要組：

1. 頻域 (FD) 轉(zhuǎn)換和時(shí)域 (TD) 轉(zhuǎn)換 2. TD 信號(hào)處理和優(yōu)化 3. 最終 COM 計(jì)算

計(jì)算過(guò)程從受害路徑的通道四端口散射參數(shù)以及從測(cè)量、電磁仿真等中獲得的所有重要的非外來(lái)串?dāng)_干擾源開(kāi)始。這些模型被轉(zhuǎn)換為差分模式，然后與通用封裝模型級(jí)聯(lián)和單端終端，以促進(jìn)受害和攻擊信號(hào)路徑的電壓傳遞函數(shù)。

接下來(lái)，通過(guò)將非均衡傳遞函數(shù)與 FFE 和 CTLE 傳遞函數(shù)相乘，應(yīng)用發(fā)送器前饋均衡 (FFE) 和接收器連續(xù)時(shí)間線性均衡 (CTLE)。

均衡的傳遞函數(shù)通過(guò)快速傅里葉逆變換 (IFFT) 轉(zhuǎn)換為單比特響應(yīng) (SBR)。SBR 采用發(fā)射 (Tx) 和接收 (Rx) 均衡的優(yōu)化組合，基于標(biāo)準(zhǔn)中定義的最小參考要求和信噪比 ( SNR) 優(yōu)化品質(zhì)因數(shù) (FOM)。噪聲和抖動(dòng)通過(guò)對(duì)從符號(hào)間干擾 (ISI) 和串?dāng)_中獲得的幅度分布進(jìn)行卷積而包含在計(jì)算中。

最終結(jié)果是 die-to-die FOM，定義為信號(hào)幅度峰值干擾與統(tǒng)計(jì)噪聲幅度的分貝比，以分貝表示：

這里，A S 是信號(hào)的幅度，A ni是對(duì)于由 DER 0 表示的給定目標(biāo)檢測(cè)器誤差比的采樣點(diǎn)處噪聲的峰峰值幅度。如果計(jì)算出的 COM 值大于特定閾值（通常在 2-dB 到 3-dB 范圍內(nèi)），則認(rèn)為該通道是合規(guī)的。包含此閾值是為了考慮 COM 算法中未考慮的各種損傷。

接收路徑中可以包含一個(gè)可選的前向糾錯(cuò) (FEC) 塊，以識(shí)別和糾正一些比特錯(cuò)誤。包含 FEC 的通道對(duì) DER 0的要求不那么嚴(yán)格 （圖 1）。

圖 1：IEEE COM 分析報(bào)告示例。

與完整的統(tǒng)計(jì)模擬器相比，COM 建立在簡(jiǎn)化算法和提高其性能所需的幾個(gè)假設(shè)之上。受這些簡(jiǎn)化影響的一些領(lǐng)域是輸入抖動(dòng)和串?dāng)_貢獻(xiàn)的計(jì)算。此外，COM 僅考慮基于兩種長(zhǎng)短傳輸線模型的兩種封裝變化。

它還將固定 FFE 架構(gòu)限制為兩個(gè)或三個(gè)可變抽頭系數(shù)，并將 CTLE 實(shí)現(xiàn)限制為兩個(gè)或三個(gè)極點(diǎn)和一個(gè)或兩個(gè)零點(diǎn)。JCOM 正在解決其中一些限制，允許自定義設(shè)備封裝和收發(fā)器模型與 COM 算法一起使用。

JESD COM在 JCOM 中，Tx 和 Rx 模型與計(jì)算算法分離，標(biāo)準(zhǔn)描述了模型開(kāi)發(fā)人員用來(lái)與算法通信的強(qiáng)制接口。此外，與 IEEE 802.3 COM 相比，收發(fā)器和封裝模型中包含了許多改進(jìn)。其中，收發(fā)器的輸出/輸入阻抗被建模為與頻率相關(guān)的回波損耗，而不是恒定電阻。

此外，模型制造者在模擬中使用的封裝散射參數(shù)方面具有完全的自由度。FFE、CTLE 和決策反饋均衡 (DFE) 封裝在設(shè)備模型中，可以報(bào)告可用設(shè)置的數(shù)量（圖 2）。

圖 2：JCOM 分析報(bào)告示例。

JCOM 中的一個(gè)新概念與包含器件特性的通道有關(guān)，例如上升/下降時(shí)間濾波器、終端和封裝。計(jì)算算法類(lèi)似于 IEEE 802.3 COM 中的算法，但均衡優(yōu)化是針對(duì)發(fā)送器/接收器通道和發(fā)送器上升/下降時(shí)間的每種可能組合執(zhí)行的。JCOM 被計(jì)算為所有這些組合的最小值，并將其與 2-dB 閾值進(jìn)行比較以進(jìn)行通道合規(guī)性檢查。

結(jié)論盡管 COM 和 JCOM 算法得到了簡(jiǎn)化，但與基于頻域的指標(biāo)和 IBIS-AMI 模擬相比，這些合規(guī)性方法具有幾個(gè)優(yōu)勢(shì)：

支持損耗、反射、串?dāng)_和設(shè)備規(guī)格之間的權(quán)衡

即使設(shè)備特定模型不可用，也允許在設(shè)計(jì)周期的早期進(jìn)行解決方案空間探索

消除與 IBIS-AMI 模擬相關(guān)的所有復(fù)雜性，這些復(fù)雜性可能會(huì)讓許多用戶(hù)感到恐懼

COM/JCOM 仿真速度更快，使其更適合大型設(shè)計(jì)的布局后篩選階段

可通過(guò)多項(xiàng)式混沌擴(kuò)展 (PCE) 方法和實(shí)驗(yàn)設(shè)計(jì) (DOE) 研究有效地用于預(yù)測(cè)大批量制造 (HVM) 公差的性能

要采用 JESD204C 標(biāo)準(zhǔn)，它需要滿(mǎn)足所有利益相關(guān)者的需求和要求，包括芯片和 EDA 供應(yīng)商以及系統(tǒng)集成商等最終用戶(hù)。雖然提供的 Tx/Rx 參考模型可用于互操作性測(cè)試，如 COM，但 JCOM 已經(jīng)設(shè)定了雄心勃勃的目標(biāo)，即通過(guò)添加對(duì)自定義設(shè)備和封裝模型的支持來(lái)提高仿真的準(zhǔn)確性（與 COM 相比）。

審核編輯 黃昊宇