DS92LV2412 5-50MHz 24 位頻道鏈接 II 解串器

數(shù)據(jù)： DS92LV241x 5 to 50 MHz 24-Bit Channel Link II Serializer And Deserializer 數(shù)據(jù)表

描述

DS92LV2411（串行器）和DS92LV2412（解串器）芯片組將并行24位LVCMOS數(shù)據(jù)接口轉換為帶嵌入式時鐘的單個高速CML串行接口信息。這種單串行流消除了時鐘和數(shù)據(jù)之間的偏差問題，減少了連接器尺寸和互連成本，可通過FR-4印刷電路板背板，差分或同軸電纜傳輸24位或更少的總線。

除了24位數(shù)據(jù)總線接口外，DS92LV2411 /12還具有用于低速信號的3位控制總線。這允許實現(xiàn)每像素高達24位（RGB888）的視頻和顯示應用。

可編程發(fā)送去加重，接收均衡，片上加擾和DC平衡，可通過有損電纜進行長距離傳輸。背板。 DS92LV2412無需外部參考時鐘或特殊同步模式即可自動鎖定輸入數(shù)據(jù)，從而實現(xiàn)輕松的“即插即用”或“熱插拔”操作。通過使用低壓差分信號，接收器驅動強度控制和擴頻時鐘功能，可以最大限度地降低EMI。

DS92LV2411 /12芯片組可通過I2C接口和引腳進行編程。內(nèi)置的AT-SPEED BIST功能可驗證鏈路完整性，可用于系統(tǒng)診斷。

DS92LV2411采用48引腳WQFN封裝，DS92LV2412采用60引腳WQFN封裝。兩款器件均可在40°C至+ 85°C的整個工業(yè)溫度范圍內(nèi)工作。

特性

24位數(shù)據(jù)，3位控制，5至50 MHz時鐘
應用程序有效負載高達1.2 Gbps < /li>
交流耦合互連：STP最大10 m或同軸電纜20 + m
1.8 V或3.3 V兼容LVCMOS I /O接口
集成終端關于Ser和Des
AT-SPEED BIST模式和報告引腳
可通過引腳或I2C兼容串行配置進行配置
控制總線
掉電模式可最大限度地降低功耗耗散
＆gt; 8 kV HBM ESD額定值
SERIALIZER - DS92LV2411
- 支持
  輸入上的擴頻時鐘（SSC）
- 降低EMI的數(shù)據(jù)加擾器
- 用于交流耦合的直流平衡編碼器
- 可選輸出V _OD和可調節(jié)的De De -emphasis
DESERIALIZER - DS92LV2412
- 隨機數(shù)據(jù)鎖;無參考時鐘
  必需
- 可調輸入接收器均衡
- LOCK（實時鏈路狀態(tài)）報告引腳
- 可選擇的擴頻時鐘生成
  （ SSCG）和輸出擺率控制（OS）降低EMI

參數(shù) 與其它產(chǎn)品相比?SerDes/信道鏈路

?
Protocols
Function
Parallel Bus Width (bits)
Compression Ratio
ESD (kV)
Input Compatibility
Output Compatibility
Supply Voltage(s) (V)
Data Throughput (Mbps)
Rating
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
?

DS92LV2412
Channel-Link II ? ?
Deserializer ? ?
24 ? ?
24 to 1 ? ?
8 ? ?
CML ? ?
LVCMOS ? ?
1.8 ? ?
1200 ? ?
Catalog ? ?
-40 to 85 ? ?
WQFN ? ?
60WQFN: 81 mm2: 9 x 9(WQFN) ? ?
60WQFN ? ?