引言

圖像增強最早起源于人類的空間探索計劃。從衛(wèi)星或飛船上獲得的關于地球和太陽系中行星的圖像因為多種原因而降質，這些原因如成像設備受使用環(huán)境的限制，相機和對象的相對運動，相機機械振動，飛行器的跳動和翻轉等等，獲取圖像的代價十分昂貴，圖像的降質造成科學意義上的損失也是巨大的。因此由降質圖像獲得清晰圖像的努力是非常有意義的。圖像增強技術是通過采取適當?shù)脑鰪娞幚硎乖瓉砟：磺迳踔粮緹o法分辨的原始圖片處理成清楚、明晰的富含大量有用信息的可用圖像。因此，增強處理技術在醫(yī)學、遙感、微生物、以及軍事等領域得到了廣泛應用。

圖像增強一般采用軟件或硬件處理的方法。軟件處理主要通過計算機來實現(xiàn)復雜、高精度的圖像處理算法，這種方法具有靈活、方便、精度高等優(yōu)點；但是采用軟件處理的方法速度上會受限，在對系統(tǒng)實時性要求高的場合往往不能滿足要求，比如航天或微波遙感領域，需要實時觀測處理信息，及時發(fā)出相應的控制指令，這種條件下，軟件處理是無法滿足要求的。因為軟件處理的這種局限性，采用高速的DSP或FPGA來實現(xiàn)實時圖像處理顯得尤為迫切。DSP是專用的信號處理芯片，它內(nèi)部硬件集成了許多專為信號處理而設計的部件，比如ADI公司的TigerSHARC系列芯片，它的內(nèi)部有位反序部件，很容易實現(xiàn)FFT（快速傅立葉變換），因此，DSP被廣泛應用于圖像處理領域。但是，由于技術壁壘的原因，航天領域很難

得到航天級別的芯片，因此在一些關鍵的應用系統(tǒng)中，我們則采用FPGA來實現(xiàn)實時圖像處理。同時，F(xiàn)PGA以其高的處理速度、靈活的控制及接口能力，廣泛應用于實時圖像處理領域?，F(xiàn)在的FPGA芯片一般都集成了DSP內(nèi)核，這對圖像處理帶來了方便。針對這種情況，本文提出一種基于FPGA實現(xiàn)的SOPC，用于完成圖像的增強處理。

1、像對比度增強算法原理

圖像增強的方法一般分為兩類：空間域和頻域。本文則采用了空間域的方法?？臻g域方法主要利用某一準則來實現(xiàn)圖像灰度值映射，從而調整圖像灰度的動態(tài)范圍，進而實現(xiàn)圖像對比度增強。這種方法可以描述為：

2、設計思路

在實際情況中，我們關心的是圖像的目標，對背景不太關注。由式（1）可知，在空間域中，圖像對比度增強處理可以理解為按照某一準則對圖像像素點灰度值進行映射。按照式（2），采用分段灰度變化，對目標和背景分別采用不同的變換準則，對圖像中的不同灰度信息進行靈活處理。

設計采用了PCI總線以32位傳送數(shù)據(jù)，速度較快，PCI橋接芯片用于連接PCI總線與板級局部總線。SOPC內(nèi)部邏輯模塊之間的連接關系由Avalon總線建立。在板級局部總線與Avalon總線之間建立通信模塊，使主機可以通過PCI總線、板級局部總線和Avalon總線對SOPC組件進行訪問與控制。SDRAM用于存儲處理前、后的圖像數(shù)據(jù)。圖像處理模塊在有處理數(shù)據(jù)的任務或已經(jīng)處理完畢時，與SDRAM管理與控制器進行交涉，獲取SDRAM中的數(shù)據(jù)或把數(shù)據(jù)存入SDRAM。

3、系統(tǒng)結構及其功能實現(xiàn)

圖1系統(tǒng)結構

3.1通訊模塊

通訊模塊負責板級局部總線與FPGA內(nèi)部總線橋之間的通訊。由于SOPC內(nèi)部各模塊之間的邏輯連接由FPGA內(nèi)部總線橋完成，因此通訊模塊的建立可以允許用戶從主機通過PCI總線和板級局部總線訪問SOPC組件。該模塊作為FPGA內(nèi)部總線橋的一個主控接口，對總線橋上的其他從外設進行訪問和控制。

3.2 SDRAM（同步動態(tài)存儲器）管理與控制器模塊

該模塊的工作時鐘獨立于系統(tǒng)時鐘，包括三部分設計如圖2所示：SDRAM管理模塊、控制器模塊與SDRAM控制器。（1）SDRAM管理模塊負責對存儲圖像數(shù)據(jù)的SDRAM存儲空間做合理的分配，使待處理數(shù)據(jù)與處理后的數(shù)據(jù)分別放置在不同的存儲單元，它作為FPGA內(nèi)部總線橋流模式從外設，讀寫端口的數(shù)量可配置，這些讀寫端口可以以流傳輸模式把圖像數(shù)據(jù)讀出或寫入SDRAM。（2）控制器模塊作為FPGA內(nèi)部總線橋的主控接口，負責SDRAM管理模塊與SDRAM控制器之間的連接，并協(xié)調兩者之間的訪問。（3）SDRAM控制器負責對SDRAM的控制。

圖2 SDRAM管理與控制器模塊

3.3 圖像對比度增強算法模塊

常用的并行處理有兩種最基本的連接模式：流水線連接和并行陣列連接。針對該算法，我們采用流水線連接，如圖3 所示。在流水線結構中， 一個大任務被分解成復雜性大致相同的小任務， 各小任務在流水線上同時執(zhí)行， 整個任務的速度取決于執(zhí)行時間最長的子任務的執(zhí)行時間。因而， 具有處理速度高的特點。在一個時鐘觸發(fā)信號到來時，進程1對圖像數(shù)據(jù)進行存儲，同時，進程2對圖像數(shù)據(jù)進行處理；下一個時鐘觸發(fā)信號到來時，進程1存儲的數(shù)據(jù)送入進程2進行處理，同時，進程1存儲下一個輸入數(shù)據(jù)。這樣就實現(xiàn)了流水線操作，并可保證在一個時鐘周期內(nèi)完成一個像素點的計算。

圖3 流水線結構

由于該算法邏輯模塊是利用SOPC技術，能夠在軟件開發(fā)工具SOPC Builder中作為自定制模塊調用，因此，需設置兩個寄存器：幀有效計數(shù)寄存器和行有效計數(shù)寄存器，它們根據(jù)FPGA內(nèi)部總線地址的不同，同時作為FPGA內(nèi)部總線的讀或寫寄存器，從而使自定義模塊可以和FPGA內(nèi)部總線進行通訊。根據(jù)算法需求，采用VHDL語言對算法邏輯建模，并以FPGA內(nèi)部總線從外設的方式在SOPC Builder 中調用。

4、圖像增強處理系統(tǒng)的實現(xiàn)及測試結果

考慮到設計優(yōu)化的方便性，本設計采用標準化硬件描述語言VHDL建立FPGA模塊實現(xiàn)。對系統(tǒng)需求進行功能模塊劃分，按照自頂向下的設計方法生成各設計階層，將設計任務分解為不同的功能元件，每個元件具有專門定義的輸入輸出端口并執(zhí)行各自的邏輯功能。該SOPC設計通過以下步驟實現(xiàn)：

（1） 按照系統(tǒng)需求，采用Top-Down的方法進行部件劃分。

（2） 各部件根據(jù)功能要求采用VHDL進行模塊建立，并仿真綜合優(yōu)化。

（3） 利用SOPC Builder工具編譯生成用戶自定制模塊。

（4） 調用已建立的IP模塊并設置參數(shù)，配置生成片上系統(tǒng)。

（5） 在頂層VHDL文件中調用模塊并示例化，進行信號連接。

（6） 對整個系統(tǒng)進行管腳等約束設置，全編譯并進行行為和時序驗證。

（7） 下載和硬件調試完成。

這里我們采用嵌入式邏輯分析儀Signal Tap II對設計中算法模塊的信號節(jié)點進行測試，結果如圖 4所示。

圖 4測試結果

輸入的圖像數(shù)據(jù)寬度是8位。其中， iDVAL與iLVAL分別是圖像處理算法模塊的輸入數(shù)據(jù)有效信號與行有效信號，由oDVAL與oLVAL驅動；iDATA與oDATA分別是原圖像數(shù)據(jù)與處理后數(shù)據(jù)，在iDVAL與iLVAL同時置’1’時，原圖像數(shù)據(jù)被讀入圖像處理模塊進行處理。

5、實驗結果及結論

該設計對一幅大小為3008*2000的圖像進行處理實驗，圖像增強前后如圖5（a）、圖5（b）所示。很明顯，圖5（b）在增強目標對比度的同時壓制了背景，獲得了很好的增強效果。這一點也可以從式（3）來判斷，兩幅圖像的對比度函數(shù)值分別為37dB和43dB，在本系統(tǒng)處理后的圖像對比度增強了5dB。在SOPC系統(tǒng)時鐘為50MHz時，每一幀的處理時間為

而在Pentium 4、CPU 3GHz、256MB內(nèi)存的PC上通過Matlab用代碼實現(xiàn)則需0.9850s。該設計采用FPGA實現(xiàn)圖像實時處理，與利用軟件處理圖像的方法比較起來，有明顯的速度優(yōu)勢。基于FPGA設計方法靈活實現(xiàn)圖像的實時處理，是今后圖像處理發(fā)展的一個方向，尤其是在大數(shù)據(jù)量處理和高速實時處理要求較高的場合。

本文作者創(chuàng)新點：提出了一種基于FPGA的SOPC，該SOPC快速完成圖像增強處理，滿足實時圖像處理的要求；同時，系統(tǒng)構成靈活，可根據(jù)圖像增強處理算法需求，對設計中模塊的可重復開發(fā)。

責任編輯：gt