美國(guó)阿爾特拉公司（Altera）發(fā)布了預(yù)定于2015年底供應(yīng)樣品的高端FPGA“Stratix 10”的詳情。Stratix 10由2015年6月1日（美國(guó)時(shí)間）宣布收購(gòu)阿爾特拉的美國(guó)英特爾公司代工，是利用14nm工藝制造的FPGA。

Stratix 10雖然以前就公布了概要，但披露器件產(chǎn)品線等詳情還是首次。預(yù)定于2015年第四季度供應(yīng)樣品。

Stratix 10通過(guò)改善FPGA架構(gòu)，將實(shí)現(xiàn)該公司以往產(chǎn)品“Stratix V”約2倍的性能。不僅在邏輯元件（LE）內(nèi)，還在LE外部的布線部分設(shè)置幾百萬(wàn)個(gè)寄存器，將管道細(xì)分，視用戶邏輯的類(lèi)型，最大工作頻率可達(dá)900MHz左右。

Stratix 10與已經(jīng)在供應(yīng)樣品的該公司的中檔FPGA“Arria 10”一樣，DSP硬宏支持浮點(diǎn)運(yùn)算。最多的品種配備1.1萬(wàn)個(gè)以上的DSP硬宏，浮點(diǎn)運(yùn)算性能超越美國(guó)英偉達(dá)的GPU、高達(dá)10TFLOPS。該公司的產(chǎn)品營(yíng)銷(xiāo)高級(jí)總監(jiān)Patrick Dorsey說(shuō)：“我們的產(chǎn)品已經(jīng)可以與英偉達(dá)的GPU展開(kāi)全面競(jìng)爭(zhēng)”，顯露出對(duì)GPU的競(jìng)爭(zhēng)意識(shí)。

與賽靈思在發(fā)展方向上的差異明確

Stratix 10的特點(diǎn)主要有4個(gè)：（1）實(shí)現(xiàn)Stratix V約2倍性能的“HyperFlex架構(gòu)”；（2）耗電量的削減；（3）采用英特爾的2.5D封裝技術(shù)；（4）考慮到云端多租戶使用的安全功能。

（1）的HyperFlex架構(gòu)，是類(lèi)似于微處理器的超級(jí)管道技術(shù)。是細(xì)分管道，增加段數(shù)，使其能以更高的時(shí)鐘頻率工作的技術(shù)。

具體來(lái)說(shuō)，Stratix 10在接線段設(shè)置了專(zhuān)用的“Hyper寄存器”。使用該Hyper寄存器，將細(xì)分管道以提高頻率。而一般的FPGA，寄存器只配置在LE內(nèi)，接線段是不配置寄存器的。

圖2：利用Hyper寄存器細(xì)分管道

據(jù)稱，因Hyper寄存器的插入，是由編譯器端自動(dòng)進(jìn)行的，邏輯電路設(shè)計(jì)者無(wú)需顧慮。阿爾特拉2015年5月發(fā)布的新設(shè)計(jì)工具“Quartus II”，配備了實(shí)現(xiàn)這一操作的功能。

按照該公司的估算，某無(wú)線通信基礎(chǔ)設(shè)施用電路，Stratix V的最大工作頻率為491MHz，而Stratix 10則為982MHz。在數(shù)據(jù)中心用的加速電路，Stratix V的最大工作頻率為156MHz，而Stratix 10為452MHz。

圖3：與Stratix V相比的高速化程度

關(guān)于（2），與Stratix V相比，Stratix 10的耗電量最大可減少70％。除利用14nm工藝制造技術(shù)，降低了電源電壓外，與Stratix V相比，還能以較窄的位寬實(shí)現(xiàn)相同的性能，據(jù)稱這也有助于降低耗電量。

圖4：與Stratix V相比減少的耗電量

圖5：數(shù)據(jù)中心的使用示例

利用2.5D封裝分離PHY，為與Xeon整合作準(zhǔn)備？

（3）利用了代工商英特爾的2.5D封裝技術(shù)“EMIB（Embedded Multi-die Interconnect Bridge）”（參閱本站報(bào)道）。

英特爾的競(jìng)爭(zhēng)對(duì)手——美國(guó)賽靈思公司（Xilinx）也在使用2.5D封裝技術(shù)，但阿爾特拉和賽靈思的使用方式完全不同。

賽靈思是把FPGA架構(gòu)分成數(shù)枚芯片，用內(nèi)插器連接。而阿爾特拉的戰(zhàn)略，則是FPGA架構(gòu)封裝在單一芯片中，收發(fā)器電路按照不同接口，準(zhǔn)備不同的芯片。阿爾特拉把這種芯片叫作“區(qū)塊”（Tile）。

圖6：區(qū)塊的示意圖

阿爾特拉將收發(fā)器電路作為單獨(dú)芯片的理由主要有兩個(gè)。一是為了方便支持今后可能面世的新一代高速接口。在支持對(duì)PCI Express Gen 4等數(shù)據(jù)速率的高速化，以及含光通信在內(nèi)等新調(diào)制方式時(shí)，分芯片更容易替換，實(shí)現(xiàn)起來(lái)方便。

另一個(gè)是FPGA架構(gòu)收納在單一芯片中，LE之間的通信“不像賽靈思那樣，無(wú)需經(jīng)由不同的內(nèi)插器，可以提高可靠性”（Dorsey）。賽靈思和阿爾特拉最近在片上存儲(chǔ)器、浮點(diǎn)運(yùn)算等許多方面，戰(zhàn)略上的差異逐漸明確，2.5D封裝的利用方法也明顯不同。

阿爾特拉將收發(fā)器電路另分芯片，也可以看作是與英特爾的服務(wù)器微處理器“Xeon”整合之前的準(zhǔn)備。英特爾在宣布收購(gòu)阿爾特拉之前，一直在計(jì)劃推出將Xeon與FPGA集成于同一封裝的產(chǎn)品。通過(guò)像英偉達(dá)GPU配備的接口“NVLINK”那樣，使在FPGA端容易配備可以與CPU高速連接的接口，以提高其作為加速器的利用價(jià)值。關(guān)于這一點(diǎn)，阿爾特拉的Dorsey表示“無(wú)可奉告”。

立足云端使用，F(xiàn)PGA終將實(shí)現(xiàn)多租戶化

關(guān)于（4），Stratix 10加入了用來(lái)防范非法訪問(wèn)、防范篡改等的“安全設(shè)備管理器（SDM）”技術(shù)。在芯片內(nèi)設(shè)置約15～150個(gè)扇區(qū)并予以隔離，使扇區(qū)可以單獨(dú)配置和認(rèn)證。

作為扇區(qū)的使用示例，阿爾特拉舉出了防御設(shè)備中加密算法的隱藏、無(wú)線通信基礎(chǔ)設(shè)施設(shè)備中特定電路的更新（在持續(xù)使用特定電路的同時(shí)，更新其他部分的電路）等。在該公司列舉的示例中，最有特點(diǎn)的當(dāng)屬云服務(wù)的例子。

具體來(lái)說(shuō)，就是云服務(wù)運(yùn)營(yíng)商在自己的基礎(chǔ)設(shè)施中采用FPGA，把單一FPGA器件分割為多個(gè)扇區(qū)，出租給多位客戶的使用形態(tài)。

這就像是在云計(jì)算領(lǐng)域，多家用戶企業(yè)共用同一系統(tǒng)的“多租戶”。可以說(shuō)象征了“重視數(shù)據(jù)中心用途”這一阿爾特拉的現(xiàn)行發(fā)展方向。

圖7：將單一FPGA分割使用的“扇區(qū)”使用示例

最左側(cè)的云端“多租戶”使用象征著阿爾特拉如今的發(fā)展方向

美國(guó)微軟計(jì)劃于2015年下半年，將為本公司數(shù)據(jù)中心大量引進(jìn)FPGA，用來(lái)提高搜索引擎的速度，提供基于深度學(xué)習(xí)（CNN）的圖像識(shí)別。

估計(jì)微軟也在考慮把引進(jìn)的大量FPGA，經(jīng)由該公司的云服務(wù)“Azure”出租給客戶。Stratix 10規(guī)模最大的品種配備550萬(wàn)個(gè)LE。達(dá)到如此規(guī)模后，在單一FPGA中劃分區(qū)域，提供給多個(gè)應(yīng)用、多家企業(yè)共用的利用形式便成為了可能。

PUF電路為Intrinsic ID制造

Stratix 10為加強(qiáng)防篡改性、加密密鑰等，在高端FPGA中首次配備了PUF（physical unclonable function）電路。PUF電路是利用半導(dǎo)體制造誤差造成的微小個(gè)體差異，生成芯片固有ID的技術(shù)。采用的PUF電路為荷蘭Intrinsic ID公司制造。

配備PUF的FPGA此前美國(guó)美高森美公司（Microsemi）曾推出過(guò)，“在賽靈思和阿爾特拉的高端FPGA中配備，估計(jì)Stratix 10還是第一個(gè)”（Dorsey）。

ARM內(nèi)核也實(shí)現(xiàn)64位化

Stratix 10與以往產(chǎn)品一樣，也將準(zhǔn)備配備ARM內(nèi)核的“Stratix 10 SoC”。阿爾特拉的FPGA過(guò)去一直配備32位ARM內(nèi)核，Stratix 10 SoC將配備64位四核“Cortex-A53”。最大工作頻率為1.5GHz。

圖8：Stratix 10的品種一覽