2020年7月20日，加利福尼亞州圣克拉拉——應用材料公司今日宣布推出一項新技術，突破了晶圓代工-隨邏輯節(jié)點2D尺寸繼續(xù)微縮的關鍵瓶頸。

應用材料公司最新的選擇性鎢工藝技術為芯片制造商提供了一種構建晶體管和其它金屬導線連接的新方法，這種連接作為芯片的第一級布線，起著至關重要的作用。創(chuàng)新型選擇性沉積降低了導線電阻，從而提升晶體管性能并降低功耗。有了這項技術，晶體管及其導線的節(jié)點可以繼續(xù)微縮到5納米、3納米及以下，從而實現(xiàn)芯片功率、性能和面積/成本（PPAC）的同步優(yōu)化。

應用材料公司創(chuàng)新的選擇性鎢工藝技術消除了在先進晶圓代工-隨邏輯節(jié)點微縮而阻礙晶體管功率和性能的導線電阻瓶頸

微縮挑戰(zhàn)

雖然光刻技術的進步使得晶體管導線通孔可以進一步縮小，但是，傳統(tǒng)的金屬填充導線通孔的方法已成為PPAC優(yōu)化的一個關鍵瓶頸。

長久以來，導線一直通過多層工藝完成。首先在通孔內(nèi)壁涂覆一層由氮化鈦制成的粘附阻擋層，然后成核層，最后用鎢填充剩余空間，首選鎢作為填孔金屬是因為它的電阻率很低。

在7納米晶圓代工節(jié)點，導線通孔直徑只有20納米左右。粘附阻擋層和成核層約占通孔容積的75%，只剩25%左右的容積用于填鎢。細鎢絲電阻很高，使PPAC優(yōu)化和進一步的2D尺寸微縮遭遇重大瓶頸。

VLSIresearch董事長兼首席執(zhí)行官Dan Hutcheson表示：“隨著EUV的出現(xiàn)，我們需要解決一些關鍵性的材料工程挑戰(zhàn)才能讓2D尺寸微縮繼續(xù)發(fā)展。在我們這個行業(yè)，粘附阻擋層就像醫(yī)學里的‘動脈斑塊’，它剝奪了芯片達到最佳性能所需的電子流。應用材料公司的選擇性鎢沉積是我們期待已久的突破?！?/p>

選擇性鎢沉積

應用材料公司最新的Endura? Volta? Selective Tungsten CVD系統(tǒng)使得芯片制造商可以選擇性地在晶體管導線通孔進行鎢沉積，完全不需要粘附阻擋層和成核層。整個通孔用低電阻鎢填充，解決了PPAC持續(xù)微縮所面臨的瓶頸。

應用材料公司最新的Endura? Volta? Selective Tungsten CVD系統(tǒng)

應用材料公司的選擇性鎢工藝技術是一種集成材料解決方案，結合了潔凈度比潔凈室高許多倍的超潔凈、高真空環(huán)境下的多項工藝技術。對晶圓進行原子級的表面處理并采取獨特的沉積工藝，使得鎢原子在通孔選擇性沉積，實現(xiàn)無脫層、無縫隙、無空洞完美地自下而上填充。

應用材料公司半導體產(chǎn)品事業(yè)部副總裁Kevin Moraes表示：“數(shù)十年來，行業(yè)依賴于2D尺寸微縮來驅(qū)動功率、性能和面積/成本（PPAC）的同步優(yōu)化，但是如今，由于所要求的微縮幾何形狀太小，我們越來越接近傳統(tǒng)材料和材料工程工藝的物理極限。我們的選擇性鎢工藝技術集成材料解決方案，是應用材料公司通過創(chuàng)造新的工藝來滿足微縮需求而無需在功率和性能上妥協(xié)的完美例證?！?/p>

全新的Endura系統(tǒng)已經(jīng)成為全球多個領先客戶的選擇。應用材料公司創(chuàng)新的選擇性加工工藝已經(jīng)成熟地運用于選擇性外延、選擇性沉積與選擇性移除上，而應用在Endura平臺上還是首次。這些選擇性加工技術使得芯片制造商能以全新的方式創(chuàng)制、塑造、調(diào)整材料，持續(xù)推動PPAC的進步。