可靠性的定義是系統(tǒng)或元器件在規(guī)定的條件下和規(guī)定的時(shí)間內(nèi),完成規(guī)定的功能的能力 (the ability of a system or component to perform its required functions under stated conditions for a specific period of time)。所謂規(guī)定的時(shí)間一般稱為壽命(lifetime),基本上集成電路產(chǎn)品的壽命需要達(dá)到10年。如果產(chǎn)品各個(gè)部分的壽命都可以達(dá)到一定的標(biāo)準(zhǔn),那產(chǎn)品的可靠性也能達(dá)到一定的標(biāo)準(zhǔn)。
集成電路在不同條件下的失效過(guò)程大致相同,可以劃分為三個(gè)階段:初期失效區(qū)、隨機(jī)失效區(qū)和磨損失效區(qū),失效率和使用時(shí)間之間的關(guān)系呈現(xiàn)“浴缸曲線”,如圖15.1所示。使用初期失效率高,主要是由于集成電路的缺陷造成的,如硅片表面的劃痕、玷污、劃片應(yīng)力、光刻缺陷等,這一階段對(duì)集成電路平均壽命影響很大。為了避免“浴缸曲線”初期的不合格品出廠,往往加高電場(chǎng)和高溫進(jìn)行篩選,去掉不合格品。在隨機(jī)失效階段,失效率相對(duì)比較低,一般為一常數(shù),器件特性基本恒定,但一旦發(fā)生故障,則常常是致命的。在磨損失效階段,早期發(fā)明晶體管時(shí),人們認(rèn)為晶體管是固體器件、具有無(wú)限壽命,但集成電路已經(jīng)發(fā)展到超大規(guī)模集成電路,每芯片上集成有1000萬(wàn)以上器件數(shù),導(dǎo)致器件的尺寸不斷精細(xì)化,失效率隨著時(shí)間增大而提高出現(xiàn)磨損失效現(xiàn)象。

集成電路可靠性主要包括三個(gè)部分:設(shè)計(jì)可靠性、制程可靠性和產(chǎn)品/封裝可靠性。
集成電路的可靠性涉及許多領(lǐng)域,如設(shè)計(jì)、制造、封裝和測(cè)試。在新技術(shù)的開(kāi)發(fā)中,每個(gè)新的制程模塊(process module)的可靠性以及它與其他模塊的交互作用,是至關(guān)重要的,也會(huì)影響到產(chǎn)品最后的可靠性。集成電路特征尺寸縮減,而其工作電壓基本保持不變,對(duì)于制程工程師、設(shè)備工程師、可靠性工程師及制程整合工程師有著很大的挑戰(zhàn),在可靠性、設(shè)計(jì)和工藝開(kāi)發(fā)之間有時(shí)需要做出權(quán)衡。在超大規(guī)模集成電路時(shí)代,可靠性設(shè)計(jì)概念是極其重要的,設(shè)計(jì)可靠性必須建立在IC開(kāi)發(fā)的每個(gè)過(guò)程中,包括設(shè)計(jì)、工藝開(kāi)發(fā)和制造的各個(gè)階段。如此,新技術(shù)的可靠性才能得到一定的保證。
產(chǎn)品/封裝可靠性是利用真實(shí)產(chǎn)品或特殊設(shè)計(jì)的具有產(chǎn)品功能的工藝評(píng)估載具(Technology Qualification Vehicle, TQV)對(duì)產(chǎn)品設(shè)計(jì)、制程開(kāi)發(fā)、生產(chǎn)、封裝中的可靠性進(jìn)行評(píng)估。
制程可靠性是通過(guò)特殊設(shè)計(jì)的電子器件結(jié)構(gòu)來(lái)研究集成電路制程工藝相關(guān)的可靠性失效模式的物理模型、壽命評(píng)估方法,并針對(duì)主要失效機(jī)理提出對(duì)策措施、消除制程開(kāi)發(fā)和生產(chǎn)階段中的可靠性問(wèn)題,從而保證集成電路在特定使用年限內(nèi)的可靠性,因此集成電路制程可靠性是集成電路制程研究開(kāi)發(fā)的一個(gè)非常重要的部分。
從可靠性觀點(diǎn)來(lái)看,集成電路制程中最關(guān)鍵的三個(gè)模塊是:①晶體管(transistor),②柵氧化層,③金屬互連層。表15.1列出和關(guān)鍵模塊相關(guān)的可靠性失效模式。本文將對(duì)這些失效模式的物理圖像、模型及重要現(xiàn)象作簡(jiǎn)單介紹。

-
集成電路
+關(guān)注
關(guān)注
5462文章
12667瀏覽量
375575 -
元器件
+關(guān)注
關(guān)注
113文章
5034瀏覽量
100259 -
晶體管
+關(guān)注
關(guān)注
78文章
10432瀏覽量
148519
原文標(biāo)題:集成電路可靠性介紹-----------納米集成電路制造工藝 張汝京等 編著
文章出處:【微信號(hào):Semi Connect,微信公眾號(hào):Semi Connect】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
#硬聲創(chuàng)作季 #集成電路 集成電路版圖設(shè)計(jì)-9.12項(xiàng)目設(shè)計(jì)實(shí)例及技巧-芯片的可靠性1-閂鎖效應(yīng)
基于集成電路的高可靠性電源設(shè)計(jì)
超深亞微米集成電路可靠性技術(shù)
集成電路可靠性檢查的最佳實(shí)踐方案
集成電路為高可靠性電源提供增強(qiáng)的保護(hù)和改進(jìn)的安全功能
集成電路的可靠性判斷
集成電路封裝可靠性設(shè)計(jì)
等離子體蝕刻工藝對(duì)集成電路可靠性的影響
半導(dǎo)體集成電路的可靠性評(píng)價(jià)
集成電路可靠性介紹
評(píng)論