Modelsim的仿真之路(Memory小技能)
許久沒(méi)更新了，間歇性來(lái)寫寫，還是繼續(xù)Modelsim中關(guān)于內(nèi)存的操作，涉及的文件可在文末自行獲取，本....
Modelsim的仿真之路
對(duì)于仿真的激勵(lì)測(cè)試，其實(shí)會(huì)有代碼覆蓋率一說(shuō)，不過(guò)我們平常可能更多是功能覆蓋，代碼覆蓋估計(jì)關(guān)注的人要少....
會(huì)議系統(tǒng)設(shè)計(jì)組成及功能
隨著疫情的出現(xiàn)，線上會(huì)議的應(yīng)用越來(lái)越廣泛，相關(guān)的技術(shù)也越來(lái)越成熟，但當(dāng)前的線上會(huì)議系統(tǒng)大都基于電腦和....
使用AXI VIP的幾個(gè)關(guān)鍵步驟及常見(jiàn)功能
AXI總線在FPGA設(shè)計(jì)中使用越來(lái)越頻繁，但初學(xué)的同學(xué)經(jīng)常會(huì)因?yàn)閷?duì)協(xié)議的理解不夠深入，寫出來(lái)的代碼經(jīng)....
高速電路中扮演重要角色的電容
在畫PCB時(shí)候特別要注意，只有靠近某個(gè)元器件時(shí)候才能抑制，電壓或其他輸信號(hào)因過(guò)大而導(dǎo)致的地電位抬高和....
FPGA fabric的基本結(jié)構(gòu)
SoC中的FPGA核，如Zynq MPSoC系列或Intel（原Altera）SoC，如Strati....
討論一下封裝的發(fā)展簡(jiǎn)史
顯然，有很多不同的封裝技術(shù)，但我們要討論的是大致能代表每種類型的簡(jiǎn)單技術(shù)，然后慢慢將其帶到現(xiàn)在。我也....
如何將易靈思FPGA干到750MHz(1080P顯示)
給出目前的框圖，如下所示，外部輸入25M，由Interface的PLL生成150/750MHz（離開....
比摩爾定律更好的方法來(lái)衡量技術(shù)進(jìn)步
IRDS的路線圖顯示，即將推出的5納米芯片有著48納米的接觸柵距、36納米的金屬間距，且為單層，因此....
Virtex7上DDR3的測(cè)試?yán)?/a>
??這篇文章我們講一下Virtex7上DDR3的測(cè)試?yán)?，Vivado也提供了一個(gè)DDR的examp....
大型芯片將打破深度學(xué)習(xí)的速度壁壘
Cerebras的客戶（該公司已經(jīng)有一些客戶了，不過(guò)在去年夏天還在保密狀態(tài)）抱怨說(shuō)，在當(dāng)今的計(jì)算機(jī)上....
芯片短缺迫使工程師設(shè)計(jì)各種備用方案
在發(fā)達(dá)國(guó)家的所有消費(fèi)品市場(chǎng)，全球芯片短缺對(duì)現(xiàn)有產(chǎn)品的影響是很明顯的：汽車經(jīng)銷商場(chǎng)地有一半是空的，汽車....
無(wú)線通信系統(tǒng)中常用的HARQ機(jī)制
本文主要簡(jiǎn)述一下在無(wú)線通信系統(tǒng)中常用的HARQ機(jī)制。注意，在不同的標(biāo)準(zhǔn)中，HARQ傳輸機(jī)制有所不同。
FPGA實(shí)現(xiàn)一個(gè)VGA/LCD顯示控制器的實(shí)例
VGA (Video Graphics Array) 即視頻圖形陣列，是IBM于1987年隨PS/2....
基于FPGA的UART控制器設(shè)計(jì)（附代碼）
同步串行通信是指SPI（Serial Peripheral interface）的縮寫，顧名思義就是....
ZYNQ7020的PS端的基本開發(fā)流程
這篇文章記錄ZYNQ7020的PS端的基本開發(fā)流程，關(guān)于PL端的開發(fā)流程，參考之前文章，這里放個(gè)超鏈....
基于FPGA的USB接口控制器設(shè)計(jì)
PDIUSBD12 的讀寫操作都各自有一個(gè)讀寫控制信號(hào) WR_N 和 RD_N，每次讀寫操作都在對(duì)應(yīng)....
ZYNQ 的啟動(dòng)流程介紹
普通的 FPGA 一般是可以從 flash 啟動(dòng)，或者被動(dòng)加載，但是ZYNQ不行，ZYNQ必須PS端....
記錄一下ZYNQ7020芯片系列的基本概念
Zynq 就是兩大功能塊，PS 部分和 PL 部分， 說(shuō)白了，就是 ARM 的 SOC 部分，和 F....
基于Xilinx Zynq UltraScale+ RFSoC ZCU216評(píng)估套件詳細(xì)內(nèi)容介紹
Zynq UltraScale+ RFSoC 是業(yè)界首款單芯片自適應(yīng)無(wú)線電平臺(tái)，在一款芯片內(nèi)集成射頻....
Verilog/FPGA開源項(xiàng)目介紹
脈沖神經(jīng)網(wǎng)絡(luò)（ Spiking neural network-SNN ） 是更接近自然神經(jīng)網(wǎng)絡(luò)的人工....
如何用MATLAB生成AWGN噪聲
MATLAB中的help文檔，是一個(gè)神奇的存在，檢索你想找的關(guān)鍵詞，會(huì)自動(dòng)檢索出與關(guān)鍵詞相關(guān)的內(nèi)容。....
AD9528芯片介紹及配置詳解
參考時(shí)鐘輸入選擇支持 引腳控制 和 軟件控制 兩種模式，一般情況下，默認(rèn)使用軟件控制。通過(guò)寄存器0x....
3個(gè)DNN的項(xiàng)目介紹
例如，經(jīng)過(guò)訓(xùn)練以識(shí)別狗品種的 DNN 將遍歷給定的圖像并計(jì)算圖像中的狗是某個(gè)品種的概率。用戶可以查看....
仿真例子工程介紹
如果需要修改 Sample_smoke_test0/1 中 ROOT PORT 對(duì)自己的設(shè)置， 可以....
IP設(shè)計(jì)中的注意事項(xiàng)
以下是一些在IP設(shè)計(jì)過(guò)程中可以使用的策略。雖然IP設(shè)計(jì)和驗(yàn)證是一個(gè)非常耗時(shí)的階段，但如果設(shè)計(jì)需要新的....
使用Modelsim編譯激勵(lì)文件的詳細(xì)流程
對(duì)于激勵(lì)文件，我常用的是直接手寫，最初學(xué)這個(gè)的時(shí)候，好像是用的Quartus里的那個(gè)Modelsim....
卷積神經(jīng)網(wǎng)絡(luò)介紹 基于LeNet5實(shí)現(xiàn)的手寫字符識(shí)別
前文中，我們介紹了一些傳統(tǒng)計(jì)算機(jī)視覺(jué)的算法，包括降噪濾波、二值化、縮放、銳化等，最終我們?cè)贔PGA上....
常用銳化算法及Sobel銳化的介紹
物體的邊緣是以圖像局部特性不連續(xù)性的形式出現(xiàn)的，即邊緣意味著一個(gè)區(qū)域的結(jié)束和另一個(gè)區(qū)域的開始。圖像邊....
