目前，電源工程師面臨的一個(gè)主要難題是，隨著商用電子產(chǎn)品的功能日益增多，其尺寸不斷縮小，留給電源電路的空間越來(lái)越少。解決該難題的辦法之一就是充分利用在MOSFET技術(shù)和封裝上的進(jìn)步。通過(guò)在更小尺寸的封裝內(nèi)采用更高性能的MOSFET，業(yè)內(nèi)的一個(gè)趨勢(shì)是從SO-8等標(biāo)準(zhǔn)引線封裝向帶有底面漏極焊盤的功率封裝轉(zhuǎn)變。對(duì)于大電流應(yīng)用，常用的是功率6mm x 5mm封裝，例如PowerPAK？ SO-8。但對(duì)于電流較小的應(yīng)用，發(fā)展趨勢(shì)是向PowerPAK 1212-8這樣的3mm x 3mm功率封裝轉(zhuǎn)變。 在這類封裝中，RDS（on） 已經(jīng)足夠低，使得這類芯片可以廣泛用于筆記本電腦中的10A DC-DC應(yīng)用中。

　　雖然3mm x 3mm功率封裝已經(jīng)使DC-DC電路使用的空間大幅減少，但還是能夠把所用的空間再減少一點(diǎn)，以及提高功率密度。實(shí)現(xiàn)這個(gè)目的的辦法之一就是用組合了兩個(gè)器件的封裝替代分立的單片MOSFET。SO-8雙芯片功率MOSFET已經(jīng)使用了很長(zhǎng)時(shí)間，但是通常只能處理5A以下的負(fù)載電流，這對(duì)上網(wǎng)本和筆記本電腦中的5V和3.3V電源軌是完全沒問(wèn)題的，但對(duì)負(fù)載電流為10A或更高的系統(tǒng)來(lái)說(shuō)顯然太低了。

　　圖1 雙芯片功率封裝

　　這就是為什么制造商努力設(shè)計(jì)MOSFET的雙芯片功率封裝的原因，因?yàn)檫@樣能大大提高可能的最大電流，而且熱性能也比傳統(tǒng)的表面貼裝封裝要好。利用這種功率封裝的基本原理是把兩片分開的芯片裝進(jìn)一個(gè)封裝，這種器件就能減少電源電路所需的面積。

　　PowerPAIR就是這樣的一種封裝類型，這種封裝的外形尺寸比單片功率6 mm x 5 mm封裝 （PowerPAK SO-8）小，最大電流可以達(dá)到15A。在筆記本電腦中，一般像這么大的負(fù)載電流都會(huì)采用兩個(gè)功率6 mm x 5 mm的封裝，加上導(dǎo)線和打標(biāo)簽的面積，以及兩個(gè)器件的位置擺放，占用的面積超過(guò)60mm2。這種雙芯片功率封裝的尺寸是6.0mm x 3.7mm ，在電路板上占用的面積為22mm2。把電路板空間減少63%對(duì)電源工程師是很有幫助的，因?yàn)樗麄兘o電源電路設(shè)計(jì)的空間是越來(lái)越少了。用傳統(tǒng)的SO-8雙芯片功率型封裝，是無(wú)法取得這么大的好處的。

　　與兩個(gè)6 mm x 5 mm功率封裝或兩個(gè)SO-8封裝相比，這種器件不但能節(jié)省空間，而且能簡(jiǎn)化設(shè)計(jì)，比兩個(gè)3 mm x 3 mm功率封裝還能再節(jié)省點(diǎn)空間。雙芯片功率封裝很容易用一個(gè)器件替換兩個(gè)3 mm x3 mm封裝，甚至還能在PCB上再省出布線和打標(biāo)示的空間，如圖1所示。因此對(duì)5A~15A的DC-DC應(yīng)用，用這種器件是很合理的設(shè)計(jì)步驟，也是提高功率密度的方式之一 。

　　PowerPAIR雙芯片功率封裝使用了一種類似DC-DC降壓轉(zhuǎn)換器的非對(duì)稱結(jié)構(gòu)，使優(yōu)化的高邊和低邊器件占用相同的封裝。如圖2所示，低邊 MOSFET的導(dǎo)通電阻比高邊 MOSFET的低，這會(huì)導(dǎo)致焊盤區(qū)的大小不一致。

　　圖2 PowerPAIR雙芯片功率封裝結(jié)構(gòu)圖

　　事實(shí)上，低邊MOSFET的導(dǎo)通電阻是器件的關(guān)鍵特性。即使封裝尺寸變小了，還是有可能在最高4.5V電壓下把RDS（on）降到5mΩ以下。這有助于提高在最大負(fù)載條件下的效率，還能讓器件工作的溫度更低，即便尺寸很小。

　　這種器件的另一個(gè)好處是布線。從圖2中可以看到，封裝的引腳使其能很容易地集成進(jìn)降壓轉(zhuǎn)換器的設(shè)計(jì)方案中。更特殊之處在于，器件的輸入是在一側(cè)，輸出在另一側(cè)。引腳2和3與DC-DC電路的VIN相對(duì)應(yīng)，是高邊MOSFET的漏極。小焊盤也是高邊元器件的漏極焊盤。較大的焊盤是電路的開關(guān)節(jié)點(diǎn)，在這個(gè)地方，高邊MOSFET的源極和低邊MOSFET的漏極在內(nèi)部連到器件上。這個(gè)節(jié)點(diǎn)會(huì)連到電感器。最后，接地是引腳4和5，是低邊MOSFET的源極。引腳1和6 分別連到高邊和低邊MOSFET的柵極。這種布線很簡(jiǎn)單，而且減少了用兩個(gè)器件時(shí)發(fā)生布線錯(cuò)誤的幾率。把多個(gè)器件組合在一起時(shí)需要額外的PCB走線，這種布線還能減少與此種PCB走線相關(guān)的寄生電感。

　　改用較小外形尺寸雙芯片功率封裝的另一個(gè)好處是能夠?qū)崿F(xiàn)的效率可以幫助提高功率密度。器件安裝在單相降壓轉(zhuǎn)換器評(píng)估板上，條件如下：

　　VIN = 12 V， VOUT = 1.05 V， VDRIVE = 5.0V， fsw = 300 kHz， IOUT max. = 15 A

　　效率是在整個(gè)功率范圍內(nèi)測(cè)量的。在15A電流下，效率是87%，器件的外殼溫度恰好低于70 °C。峰值效率高于91.5 %。這樣的性能有助于在醫(yī)療系統(tǒng)中減少功率損耗，節(jié)約能量，而且還能實(shí)現(xiàn)小外形尺寸的設(shè)計(jì)，如圖3所示。

　　圖3 示意圖

　　采用6.0mm x 3.7mm外形尺寸的雙芯片不對(duì)稱功率封裝是MOSFET封裝技術(shù)上的重大進(jìn)步。這種封裝使工程師能夠改善電源的性能，縮小體積，以及簡(jiǎn)化設(shè)計(jì)，同時(shí)可實(shí)現(xiàn)現(xiàn)在的消費(fèi)電子產(chǎn)品所要求的高效率或性能。