概敘

通常來說，我們不僅要用高級綜合package RTL，還可以利用內部IP Integrator。本文是一個復雜的FFT數(shù)據塊的設計，介紹如何設計HLS IP，并且在IP Integrator中使用它來作一個設計——這里生成兩個HLS blocks的IP，并且在一個FFT（Xilinx IP）的設計中使用他們，最終使用RTL testbench來驗證設計。

Integrate帶有Xilinx IP Block的 HLS IP

這里展示了在IP Integrator中，如何將兩個HLS IP blocks跟Xilinx IP FFT結合在一起 ，并且在Vivado中驗證設計。

Step 1: 創(chuàng)建 Vivado HLS IP Blocks

使用提供TCL腳本的Vivado IP，創(chuàng)建兩個HLS block。腳本給這兩個HLS設計運行HLS C綜合，RTL co-simulation和package IP。

?

腳本完成后，會生成兩個Vivado HLS project（fe_vhls_prj和be_vhls_prj），它們都包含Vivado IP。下面展示Vivado HLS IP blocks如何在IP Integrator中集成到設計，并且驗證IP。

Step 2: Create a Vivado Design Suite Project

打開Vivado，創(chuàng)建New Project，在project setting選擇：E:xilinx vivado HLSug871-design-files2016.1Using_IP_with_IPIlab1，然后選擇RTL Project和 Do not specify sources at this time，最后在Board里選擇ZYNQ-7 ZC702，點擊finish

?

Step 3: Add HLS IP to an IP Repository

先后點擊IP Catalog和IP Settings，在彈出的Project Settings窗口里，選擇Repository Manager下面的Add Repository，分別添加lab1/hls_designs/fe_vhls_prj/IPXACTExport/impl/ip/ 和 lab1/hls_designs/be_vhls_prj/IPXACTExport/impl/ip/

?

Step 4: Create a Block Design for RealFFT

1.點擊Create Block Design，并將Design name命名為RealFFT，選擇Add IP，在搜索里輸入Fast Fourier Transform

?

2.雙擊Fast Fourier Transform IP去打開Re-customize IP，設置Transform Length為512，并選擇在Architecture Choice里選擇Pipelined, Streaming I/O

3.在Implementation窗口里，將Control Signals設置ARESETN，在Throttle Scheme設置為Non Real Time

4.Add IP，搜索hls，將搜索到的兩個IP添加進設計，然后連接HLS和FFT block的端口（連接如下），然后給hls_real2xfft的din_V_V 接口和Hls_xfft2real的dout_V 接口 選擇Make External，添加外部接口并分別命名為eal2xfft_din和xfft2real_dout，同理給FFT的aclk和aresetn端口分別Make External，添加 constant IP，聯(lián)線如下，最后點擊Regenerate Layout

?

5.點擊Validate Design，這時會出現(xiàn)一些 warnings，它們是跟FFT的 s_axis_config pin相關。
注意：這里xff的t配置接口懸空，這是因為由于本設計始終運行在默認模式，現(xiàn)在點擊OK 關閉messages，然后點擊File > Save Block Design。

6.在Sources窗口右擊RealFFT.bd，并選擇 generate output products，然后在Sources窗口給RealFFT.bd創(chuàng)建HDL Wrapper。

Step 5: Verify the Design

下面就是用realfft_rtl_tb.v驗證設計
1.右擊Sources窗口里的Simulation Sources，選擇Add Sources，在彈出的窗口里選擇Add or Create Simulation Sources，然后Add Files，選擇Using_IP_with_IPIlab1verilog_tb文件夾，并選擇Copy sources into the project

?

2.在Run Simulation里選擇Run Behavioral Simulation，一旦simulation開始了，點擊Run All就完成了simulation

?

總結

本文介紹了如何使用Tcl腳本創(chuàng)建Vivado HLS IP，如何使用IP integrator（IPI）導入創(chuàng)建好的設計，并且包括Xilinx IP和Vivado IP blocks，以及如何在IPI驗證設計。