最近的ISSCC上，臺積電的研究人員提出了一種基于數(shù)字改良的SRAM設(shè)計存內(nèi)計算方案，能支持更大的神經(jīng)網(wǎng)絡(luò)。

上圖顯示了臺積電用于其測試的擴展SRAM陣列配置——陣列的一部分被圈出。每個切片具有256個數(shù)據(jù)輸入，它們連接到“ X”邏輯（稍后將對此邏輯進行更多介紹）。數(shù)據(jù)輸入向量的連續(xù)位在連續(xù)的時鐘周期中提供給“ X”門。每個切片存儲256個4位權(quán)重段，每個數(shù)據(jù)輸入一個權(quán)重半字節(jié)。這些權(quán)重位使用常規(guī)的SRAM單元，因為它們可能會經(jīng)常更新。存儲在每個權(quán)重位中的值連接到“ X”邏輯的另一個輸入。

下圖說明了如何將此邏輯集成到SRAM中

其中“ X”是2輸入或非門，具有數(shù)據(jù)輸入和權(quán)重位作為輸入。（兩個“一位”值的乘積由“與”門實現(xiàn)；通過使用反相信號值和DeMorgan定理，2輸入“或非”門在面積和功率方面都具有效率。）在每個限幅之間，有一個加法器樹和一個加法器樹。集成了部分和累加器邏輯，如下圖所示。

上圖中的加權(quán)位存儲使用常規(guī)的SRAM拓撲-對于6T的位單元，加權(quán)位字線和位線照常連接。每個單元上的存儲值都扇出到或非門的一個輸入。

每個切片的輸出表示每個權(quán)重向量的半字節(jié)的部分乘積和。擴展數(shù)組之外的其他邏輯提供了移位和相加計算，以實現(xiàn)更寬的權(quán)重值表示。例如（有符號或無符號整數(shù)）16位權(quán)重將合并來自四個條帶的累加器結(jié)果。

fqj