高效能運算領(lǐng)域的領(lǐng)導(dǎo)廠商arm與晶圓代工龍頭臺積電26日共同宣布，發(fā)布業(yè)界首款采用臺積電先進(jìn)的CoWoS封裝解決方案，內(nèi)建arm多核心處理器，并獲得硅晶驗證的7納米小芯片（Chiplet）系統(tǒng)。

臺積電表示，此款概念性驗證的小芯片系統(tǒng)成功地展現(xiàn)在7納米FinFET制程及4GHz arm核心的支援下打造高效能運算的系統(tǒng)單芯片（System-on-Chip，SoC）之關(guān)鍵技術(shù)。同時也向系統(tǒng)單芯片設(shè)計人員演示運作時脈4GHz的芯片內(nèi)建雙向跨核心網(wǎng)狀互連功能，及在臺積電CoWoS中介層上的小芯片透過8Gb/s速度相互連結(jié)的設(shè)計方法。

臺積電進(jìn)一步指出，不同于整合系統(tǒng)的每一個元件放在單一裸晶上的傳統(tǒng)系統(tǒng)單芯片，將大尺寸的多核心設(shè)計分散到較小的小芯片設(shè)計更能完善支持現(xiàn)今的高效能運算處理器。

此高效的設(shè)計方式可讓各項功能分散到以不同制程技術(shù)生產(chǎn)的個別微小裸晶，提供了靈活性、更好的良率、及節(jié)省成本的優(yōu)勢。

小芯片必須能夠透過密集、高速、高頻寬的連結(jié)來進(jìn)行彼此溝通，才能確保最佳的效能水準(zhǔn)，為了克服這項挑戰(zhàn)，此小芯片系統(tǒng)采用臺積電所開發(fā)的Low-voltage-INPackage-INterCONnect（LIPINCONTM）獨特技術(shù)，資料傳輸速率達(dá)8Gb/s/pin，并且擁有優(yōu)異的功耗效益。

另外，此款小芯片系統(tǒng)建置在CoWoS中介層上由雙個7納米生產(chǎn)的小芯片組成，每一小芯片包含4個arm Cortex–A72處理器，以及一個芯片內(nèi)建跨核心網(wǎng)狀互連匯流排，小芯片內(nèi)互連的功耗效益達(dá)0.56pJ/bit、頻寬密度1.6Tb/s/mm2、0.3伏LIPINCON介面速度達(dá)8GT/s且頻寬速率為320GB/s。此小芯片系統(tǒng)于2018年12月完成產(chǎn)品設(shè)計定案，并已于2019年4月成功生產(chǎn)。

arm資深副總裁暨基礎(chǔ)設(shè)施事業(yè)部總經(jīng)理Drew Henry表示，這次與我們長期伙伴臺積電協(xié)作的最新概念性驗證成果，結(jié)合了臺積電創(chuàng)新的先進(jìn)封裝技術(shù)與arm架構(gòu)卓越的靈活性及擴充性，為將來生產(chǎn)就緒的基礎(chǔ)架構(gòu)系統(tǒng)單芯片解決方案奠定了絕佳的基礎(chǔ)。

臺積電技術(shù)發(fā)展副總經(jīng)理侯永清博士表示，此款展示芯片呈現(xiàn)出我們提供客戶系統(tǒng)整合能力的絕佳表現(xiàn)，臺積電的CoWoS先進(jìn)封裝技術(shù)及LIPINCON互連介面能協(xié)助客戶將大尺寸的多核心設(shè)計分散到較小的小芯片組，以提供更優(yōu)異的良率與經(jīng)濟效益。arm與臺積電的本次合作更進(jìn)一步釋放客戶在云端到邊緣運算的基礎(chǔ)架構(gòu)應(yīng)用上高效能系統(tǒng)單芯片設(shè)計的創(chuàng)新。