電子研發(fā)工程師最常采用的EMI/EMC防范措施不外乎是屏蔽、濾波、接地和布線，但是隨著電子系統(tǒng)的集成化，在考慮成本、質(zhì)量、功能，又要兼顧產(chǎn)品推出速度的要求下，工程師們必須在設(shè)計(jì)初始階段就展開EMI/EMC預(yù)測分析和設(shè)計(jì)，避免在研發(fā)后期發(fā)生問題，采取挽救修補(bǔ)措施的被動控制方法，而收到事半功倍的效果。本文就介紹在產(chǎn)品設(shè)計(jì)之初，控制EMI/EMC所應(yīng)考慮的問題。

　　1 PCB板設(shè)計(jì)

　　1.1 PCB板層數(shù)與功能分布

　　當(dāng)設(shè)計(jì)一個(gè)電路板時(shí)，首先要考慮的是PCB板的層數(shù)及信號、電源、地的分布。層數(shù)的決定在于功能規(guī)格、噪聲抑制、信號種類、走線分布排列、阻抗匹配、有源組件密度、網(wǎng)絡(luò)數(shù)目等。在PCB層面壓制射頻輻射更勝于在機(jī)殼或金屬涂裝于塑料殼上下功夫。

　　表1顯示的是電路板層數(shù)與信號、電源、地的通用分配方式。這些分配方式并非一成不變的，可依功能要求及所須繞線層數(shù)（Rounting Layers）要求適當(dāng)修改。須把握的重點(diǎn)是每一個(gè)繞線層必定要相鄰一個(gè)完整平面。

　　PCB一般都是偶數(shù)層，兩層板常用于低于10 kHz頻率要求。如果提供多于3個(gè)完整平面，即：一個(gè)電源兩個(gè)地，將最高速clock布線于相鄰ground plane且不相鄰于power plane，可得最佳之EMI效果。這是PCB上抑制EMI抑制的基本觀念。

　　1.2 電源及接地

　　高速PCB板設(shè)計(jì)最重要的考慮就是把電源電壓向各部分電路供電，將噪聲降為最低，它就如同開發(fā)一個(gè)無干擾電源。一個(gè)好的接地其阻抗應(yīng)該為零，因此可以提供一個(gè)好的參考電壓給所有的電路，同時(shí)也不會有EMI的產(chǎn)生。實(shí)際上，真實(shí)的電源網(wǎng)絡(luò)中，由于有非零值傳遞延遲的電流存在，所以于其中應(yīng)該是具有一些有限的阻抗，如電阻、電感、或是電容，它們是分散于整個(gè)電路板之中。

　　在高速PCB板中，另外一個(gè)問題是交流信號所產(chǎn)生的交變電磁場，電流流通于一個(gè)由導(dǎo)線所圍成的閉回路，它們會使得電路的串音，以及輻射更加的嚴(yán)重。分散電源的效能是受到板子上電路的不同電位所決定，設(shè)計(jì)的目的是盡可能降低電源網(wǎng)絡(luò)的阻抗。通常采用有兩種方法解決，分別為利用電源總線以及電源平面。

　　一般設(shè)計(jì)者傾向于使用電源總線，是因?yàn)樗哂泻侠淼某杀?，故為首選，但是電源總線是與信號線分享整個(gè)布局層，以及有許多的電源供應(yīng)到所有的裝置。通常總線為既長又窄，所以它的阻抗比較大，這就是為什么電流受限制于總線所定義的路徑。由器件所產(chǎn)生的EMI，都是與電源總線上的器件有關(guān)聯(lián)。

　　至于電源平面因其充滿了整個(gè)布局層，并且電源平面的阻抗是為電源總線一小部分。在電源平面上，因?yàn)殡娏髀窂經(jīng)]有受到限制，所以噪聲電流是分散的。所沿行的路徑阻抗也較低，所以電源平面較電源總線安靜。電源平面的另外一個(gè)功能，是于系統(tǒng)中對于所有的信號提供均有一條返回路徑，可以用來限制許多高速噪聲的問題。

　　在低速時(shí)，電流流向最低電阻的路徑，在高速時(shí)，在所既給的返回電流路徑的電感是遠(yuǎn)低于有效的電阻，高速返回電流是走最低電感的路徑，但此一路徑并非是最低電阻的路徑。此一最低電感返回路徑是被直接的放在一個(gè)信號導(dǎo)通器之下，并于返回電流路徑之間有一最小的總回路。電源平面提供給系統(tǒng)中所有的信號一個(gè)返回路徑，則電流就可以經(jīng)由VCC或是接地返回。

　　1.3 終端

　　路線越短其傳輸延遲也越短，若是導(dǎo)線的長度超過電子上升邊緣長度的1/6，則信號延遲就大于傳輸時(shí)間的有效部份，所以信號路線必須被視為是一個(gè)傳輸線，一個(gè)不適當(dāng)?shù)慕K端傳輸線容易造成反射，進(jìn)而破壞到信號。太短的終端線，會產(chǎn)生一個(gè)負(fù)的反射以減慢轉(zhuǎn)換時(shí)間，使數(shù)據(jù)流變慢;而太長的終端線，又會產(chǎn)生正反射其可被解釋為一個(gè)多任務(wù)信號，由于于此頻率下，具有高阻抗以及傳輸率，故可以與相鄰的路徑線路作有效的耦合。

　　在線路負(fù)載端的信號可以被組合形成環(huán)型，以降低系統(tǒng)的速度，它也可能會造成錯(cuò)誤的時(shí)序，甚至于破壞系統(tǒng)的功能。故應(yīng)該將終端線的終端電阻降低，或是限制于無反射之下，使其電阻值匹配于傳輸線的特性阻抗時(shí)才能有效抑制反射。

　　在平行終端之間并入一個(gè)具有負(fù)載特性的電阻器可以降低負(fù)載阻抗，但是它卻有一個(gè)缺點(diǎn)，就是于正電壓態(tài)輸出時(shí)，有較高的電流，此電流可以通過電源以及接地兩端電阻的使用，予以合理的降低，此兩電阻即是所謂的Thevenin等效應(yīng);雖然此一方法是很好，但是因?yàn)殡娮枋墙橛陔娫磁c接地之間，所以需要較大的電源供應(yīng)電流。

　　另外一個(gè)技巧是并入電阻及電容，電容可使交流短路與直流開路，此一電路可以被參考且視為交流終端。負(fù)載終端技術(shù)的設(shè)計(jì)可以限制第一次反射。

　　另外的一個(gè)選擇方法是增加Zs使其等于Zo，并將Zs與電源相串聯(lián)，當(dāng)加入Zs之后，會使電源產(chǎn)生一個(gè)新的阻抗Zo。我們也可以考慮同時(shí)在電源以及負(fù)載端使用終端器 ，使接收到的一半信號，并降低巨大的反射。在數(shù)字電路中，此一技術(shù)僅是被使用于連接有接收組件的線路。

　　手持式裝置會格外注重在印刷電路板上的EMI設(shè)計(jì)，在大多數(shù)情況下電路板的表面安裝組件產(chǎn)生的發(fā)射比電路板銅箔線產(chǎn)生的大。流過銅箔線的相同電流必須同樣流過IC，保證銅箔線及其最近的參考基準(zhǔn)面之間的面積小于從芯片接腳到電路板并返回器件的電源和接地引腳的電流回路面積，可使芯片發(fā)出較銅箔線輻射更大的能量，此外，假如兩條銅箔線等長并載有相同的信號，在物理上位處高于最近實(shí)心基準(zhǔn)面的銅箔線的輻射會較大。簡單地說，距離基準(zhǔn)面越高，輻射越高。