在寬帶隙半導(dǎo)體開關(guān)的新時(shí)代，器件類型的選擇包括SiC MOSFET 和 GaN HEMT 單元，它們都具有自己的特性并聲稱具有最佳性能。然而，兩者都不是理想的開關(guān)，因?yàn)檫@兩種器件類型在某些領(lǐng)域都有局限性，特別是在它們的柵極驅(qū)動(dòng)要求和“第三象限”操作方面。

SiC FET 是另一種選擇

不過，還有另一種選擇；UnitedSiC FET 是 SiC JFET 和低壓 Si MOSFET 的共源共柵組合，它產(chǎn)生的器件具有 SiC 的所有速度，并利用 SiC 的最低傳導(dǎo)損耗優(yōu)勢，但具有簡單的柵極驅(qū)動(dòng)和快速、低用于第三象限傳導(dǎo)的損耗體二極管（圖 1）。

圖 1：SiC FET — SiC JFET 和 Si MOSFET 的共源共柵

SiC FET 速度極快，邊緣速率為 50 V/ns 或更高，這對(duì)于最大限度地減少開關(guān)損耗非常有用，但由此產(chǎn)生的 di/dt 可能達(dá)到每納秒數(shù)安培。這會(huì)通過封裝和電路電感產(chǎn)生高電平的電壓過沖和隨后的振鈴。在這些電流變化率下，簡單的分析告訴我們，即使是幾十納亨也能產(chǎn)生數(shù)百伏的過沖（來自E = – L ( di / dt )）。最小化這種雜散電感對(duì)于快速開關(guān) WBG 器件至關(guān)重要；然而，這在實(shí)際布局中很難實(shí)現(xiàn)，這些布局必須在高壓組件之間實(shí)現(xiàn)安全間隙，并且使用更大的半導(dǎo)體封裝以獲得更好的熱性能。

過沖風(fēng)險(xiǎn)超過設(shè)備的額定電壓并增加組件的長期應(yīng)力，但快速邊緣也會(huì)引起絕緣擊穿并傾向于產(chǎn)生更多的 EMI，需要更大、更昂貴和更高損耗的濾波器。因此，實(shí)際電路通常故意降低這些類型的快速開關(guān)的邊緣速率，允許使用具有更好傳導(dǎo)損耗和更小的濾波器的低壓器件，從而抵消略高的開關(guān)損耗。

減慢開關(guān)邊沿可減少過沖和 EMI

有兩種常見的方法可以減慢開關(guān)邊沿：增加?xùn)艠O電阻和在器件的漏源極端子上使用緩沖器。

增加?xùn)艠O電阻確實(shí)會(huì)降低 dV/dt，從而減少過沖，但對(duì)隨后的漏極電壓振鈴幾乎沒有影響。柵極電阻的減速效應(yīng)取決于器件的總柵極電荷，而后者又取決于諸如柵極-源極電容和“米勒”效應(yīng)等參數(shù)，該效應(yīng)表現(xiàn)為隨著器件切換而變化的柵極-漏極電容。開啟和關(guān)閉延遲可以通過使用兩個(gè)帶二極管控制的柵極電阻器單獨(dú)控制，但整體效果很難在所有工作條件下優(yōu)化條件。此外，增加?xùn)艠O電阻會(huì)導(dǎo)致柵極驅(qū)動(dòng)波形延遲，這在高頻下可能會(huì)出現(xiàn)問題。

相比之下，簡單的 Rs-Cs 緩沖器可以通過有效地向開關(guān)的漏極增加電容來降低 dV/dt。另一個(gè)效果是電壓上升和關(guān)斷時(shí)電流下降之間的重疊減少了，因?yàn)橐恍╇娏鞅晦D(zhuǎn)移到充電 Cs 中，從而降低了器件的開關(guān)損耗。當(dāng)開關(guān)打開時(shí)，電容器放電電流必須受到限制，因此串聯(lián)添加一個(gè)電阻器，它還可以在設(shè)備關(guān)閉時(shí)抑制振鈴。缺點(diǎn)是電阻在此過程中不可避免地會(huì)耗散一些功率，并且在一定程度上抵消了半導(dǎo)體中開關(guān)效率的增益。

緩沖器可以是低損耗解決方案

UnitedSiC是 SiC FET 技術(shù)的領(lǐng)導(dǎo)者，其所做的工作表明，與增加?xùn)艠O電阻相比，只需要一個(gè)帶有相應(yīng)低功率電阻的非常小的緩沖電容器即可實(shí)現(xiàn)對(duì) dV/dt、過沖和振鈴的更有效控制獨(dú)自的。當(dāng)小型器件緩沖器與隨后可以使用的較低 Rg 結(jié)合使用時(shí)，結(jié)果是整體損耗更低，波形更清晰。這種方法適用于 UnitedSiC 的 FET 和傳統(tǒng)的 SiC MOSFET。圖 2 中比較了具有 200 pF/10 Ω 緩沖器的器件（左）和添加了 5 Ω 柵極電阻器的器件（右）之間的振鈴和 dV/dt。雖然兩種方法都類似地調(diào)整到相同的 V DS 在關(guān)斷期間達(dá)到峰值，緩沖器版本清楚地顯示出更短的延遲時(shí)間和更好的振鈴阻尼。

Figure 2: Using an RC device snubber reduces dV/dt, ID/VDS overlap, and ringing in SiC MOSFETs. (ID = 50 A, V = 800 V, TO247-4L; left, SiC MOSFET turnoff waveform, Rg,off = 0 Ω, Rs = 10 Ω, Cs = 200 pF; right, SiC MOSFET turnoff waveforms, Rg,off = 5 Ω, no device snubber)

總損耗是傳導(dǎo)損耗、上升沿和下降沿上的器件開關(guān)損耗以及緩沖電阻器中耗散的任何功率的組合。與 SiC MOSFET 器件進(jìn)行比較，UnitedSiC 的測試表明，在高漏極電流下，使用緩沖器解決方案的關(guān)斷能量損失 (EOFF) 可能是僅使用柵極電阻等效調(diào)諧峰值電壓時(shí)損失的 50%。同時(shí)，開啟能量 (EON) 略高（僅約 10%），因此，例如，對(duì)于在 40 kHz 和 48 A/800 V 下開關(guān)的 40-mΩ 器件，凈效應(yīng)是總收益每個(gè)周期約 275 μJ 或 11 W 的緩沖器。此比較在圖 3 中顯示為藍(lán)色和黃色曲線。黑色曲線是具有緩沖器和優(yōu)化柵極開關(guān)電阻器的 40-mΩ UnitedSiC SiC FET 器件的性能，

圖 3：比較帶和不帶緩沖器的 SiC 開關(guān)的總開關(guān)損耗

緩沖電容器在每個(gè)開關(guān)周期完全充電和放電，但重要的是要注意，這些存儲(chǔ)的能量并未全部耗散在電阻器中。事實(shí)上，大部分 CV 2能量實(shí)際上是在器件開啟期間耗散的。在引用的示例中，在 40 kHz、ID 40 A、VDS 800 V 和 220-pF/10-Ω 緩沖器時(shí)，總耗散功率約為 5 W，但電阻中僅約 0.8 W；其余的在開關(guān)中。這允許在適當(dāng)?shù)念~定電壓下使用物理上小的電阻器（甚至表面貼裝）。

UnitedSiC 提供采用 D2pk7L 和 DFN8×8 封裝以及 TO247-4L 封裝的器件，以獲得最佳熱性能。TO247-4L 部件與源極采用開爾文連接，有效地消除了源極電感的影響，改善了開關(guān)損耗，并在高漏極 di/dt 下產(chǎn)生了更清晰的柵極波形。

結(jié)論

器件緩沖似乎是管理開關(guān)過沖、振鈴和損耗的“蠻力”解決方案，對(duì)于較舊的技術(shù)（如 IGBT）來說，肯定就是這種情況，因?yàn)樗鼈兊摹拔搽娏鳌焙荛L，需要大型且有損的緩沖網(wǎng)絡(luò)。然而，寬帶隙器件，尤其是 SiC FET，可以使用該技術(shù)作為柵極電阻調(diào)諧的卓越替代方案，以提供更低的整體損耗，并且可以使用緊湊、廉價(jià)的組件來實(shí)現(xiàn)。

審核編輯：劉清